专利名称：外围组件互连总线测试系统及方法
技术领域：
本发明涉及一种外围组件互连(Peripheral Component Interconnect简称 PCI)总线(bus)测试系统及方法，尤其涉及一种通过信号波形测试外围组 件互连总线的方法。
背景技术：
目前，公知的外围组件互连总线的测试方法，是利用软件测试硬件的方 式实现，例如，使用外围组件互连测试卡，通过上层软件操作执行对测试卡 的操作，进而依照反馈情况来实现对外围组件互连总线的检测。其实，这种 测试方式是通过软件层面来测试硬件层面，因此，在测试上存在一定的不足。 由于计算机是通过数字信号进行数据传输，因此，只要数据能够正确传输， 则可判断此硬件不存在问题。
实际上，硬件可能存在一些瑕疵，只是由于没有达到不合格的临界值而 没有被检测出。如果在一些恶劣的环境下，例如高温、高电磁干扰等，瑕疵 则可能转变为硬件质量问题。因此，公知技术还提出了一种通过测量硬件信 号波形并进行分析，进而发现硬件所存在的潜在问题。对于外围组件互连总 线，通常是使用示波器观察发现外围组件互连插针上的电平信号，并通过示 波器的输出以分析波形及判断外围组件互连总线的信号质量。
但是由于外围组件互连总线协议的复杂性，外围组件互连总线执行数据 交易时会经过一系列的动作，例如，起始化、握手信号、数据传输等，因此， 从示波器仅能看到大量快速变化的波形，如果想进而从其输出波形中解读外 围组件互连总线的动作，并由此判断外围组件互连总线的传输情况，是极其 困难的。
发明内容
为了解决上述公知技术中的问题与不足，本发明的目的在于提供一种外围组件互连(PCI)总线测试系统及方法，以实现精确、有效地对外围组件互连总线进行质量测试。
为实现上述目的，本发明所提供的一种外围组件互连总线测试系统，应 用于外围组件互连测试卡中，外围组件互连测试卡包含有静态随机存储器，其中测试系统包含分离模块、示波器及比较器；其中，分离模块系分解外 围组件互连总线信号中的数据交易动作，除去干扰波形的交易动作，以分离 出单独的数据操作动作。示波器采集该数据操作动作，以显示特定波形。比 较器则比对示波器输出的特定波形与外围组件互连总线的规范波形，以分析 外围组件互连总线信号。
本发明的测试系统还可以包含映射模块及操作模块，其中映射模块可以 映射静态随机存储器为一物理内存，以执行外围组件互连总线的数据通信， 操作模块对静态随机存储器执行各种符合外围组件互连总线协议规范的操 作。
此外，本发明所提供的一种外围组件互连总线测试方法，应用于外围组 件互连测试卡中，此测试方法包含以下步骤映射外围组件互连测试卡的静 态随机存储器为一物理内存，以执行外围组件互连总线的数据通信；对静态 随机存储器执行各种符合外围组件互连总线协议规范的操作；分解外围组件 互连总线信号中的数据交易动作，除去干扰波形的交易动作，以分离出单独 的数据操作动作；采集数据操作动作，并对应显示一特定波形；以及，比对 此特定波形与外围组件互连总线的规范波形，以分析外围组件互连总线信 号。
本发明的外围组件互连总线测试系统及方法是通过分离其总线信号中 的一些波形干扰交易动作，获得单独的外围组件互连总线数据交易动作，进 而得到比较理想的数据波形。此外，通过将精确反映外围组件互连总线信号 的理想波形与规范波形标准进行比对，进而可准确地判断此设备硬件质量的 好坏。
图1为本发明的外围组件互连总线测试系统的系统方框图2为本发明的外围组件互连总线测试方法的步骤流程图；以及
图3为测试外围组件互连总线的读循环的波形时序图。
其中，附图标记说明如下 10 外围组件互连测试卡
12 静态随机存储器
14 映射模块
16 分离模块
18 操作模块
20 示波器
22 比较器
具体实施例方式
以下，将结合附图部分对本发明的较佳实施方式作详细说明。
请参考图1，此图表示了本发明的外围组件互连总线测试系统的系统方 框图。如图所示，外围组件互连总线测试系统应用于外围组件互连测试卡10 中，其中，测试卡10本身带有静态随机存储器12。这里，通过映射模块14 将静态随机存储器12映射为系统的物理内存，并设置此段内存属性为可写， 以及对静态随机存储器12中的内容进行保护。由此，则可以使用此段静态 随机存储器12执行外围组件互连总线的数据通信。
因此，通过上述操作可获得如静态随机存储器12的硬件存储空间。操 作模块18通过此硬件存储空间对外围组件互连测试卡10执行各种符合外围 组件互连总线协议规范的操作。为了得到可识别的外围组件互连数据波形， 由分离模块16将外围组件互连总线信号中的数据交易动作进行分解，仅分 离出其中单独的数据操作动作，而去除其它干扰波形的交易动作，诸如起始
化、握手信号、数据传输及关闭交易等，进而得到比较理想的数据波形。这 里，数据操作动作的分离技术是指起始化、握手信号、关闭交易等，仅做一 次。因数据操作动作大量循环，使得上述动作的信号出现机率很小，进而分 离出数据动作。
在分离模块16的输出端连接有示波器20，以采集自分离模块16分离出 的单独数据操作动作信号并进行观察，进而非常方便地得到特定动作的信号 波形，并自波形中精确地解读外围组件互连总线的动作。比较器22则依据
外围组件互连总线的规范波形标准，与外围组件互连总线的特定波形进行比 对，由比对结果判断波形是否完整稳定，进而判断外围组件互连总线的信号 缺陷及潜在的硬件质量问题。
现在请参考图2，图2为本发明一种外围组件互连总线测试方法的步骤 流程图，如图2所示，本发明的方法包含以下步骤首先映射外围组件互连 测试卡的静态随机存储器为系统的物理内存(102)，其中可设置此段物理 内存为可写，以及对其中的内容进行保护。由此，则可以使用静态随机存储 器执行外围组件互连总线的数据通信。然后，对静态随机存储器执行各种符 合外围组件互连总线协议规范的操作(步骤104)。在操作时，通过Pciscan
()函数遍历外围组件互连总线设备，以找到外围组件互连测试卡。然后， 通过访问外围组件互连配置(configuration)空间的基址寄存器(base address register)，得到外围组件互连测试卡的物理内存映射地址，由此地址则操作 外围组件互连测试卡内部的静态随机存储器。
在通过静态随机存储器执行外围组件互连总线的数据通信时，分解外围 组件互连总线信号中的数据交易动作，除去其中干扰波形的交易动作(步骤 106),例如起始化、握手信号、数据传输等，进而分离出单独的数据操作 动作(步骤108)。测试时信号操作外围组件互连测试卡缓存器及其内部的 静态随机存储器，并通过示波器采集上述分离的数据操作动作，进而显示外 围组件互连动作的波形于示波器中(步骤110)。之后，比对外围组件互连 动作的测试特定波形与规范波形，通过比对结果分析外围组件互连总线信号 的质量(步骤112)。
下面结合图3对外围组件互连总线的读循环操作的实施例进行说明。当 测试外围组件互连总线的读循环波形时，需要对静态随机存储器进行循环的 读操作。通过外围组件互连读循环的时序图可知，外围组件互连总线读取数 据的循环一般与FRAME\IRDY\TRDY\DEVSEL等周边组件互连插针信号有 关，这里关于这几条插针与外围组件互连读循环的关系不作过多描述，这几 条插针共同的作用、触发，使外围组件互连总线的数据可以进行通信。地址 (AD)插针为外围组件互连的数据、地址复用插针，地址\数据(address\data)
数据信息就按照图标的总线时序进行传输。
在帧(FRAME)插针下拉时，外围组件互连读循环开始。在
DEVSEIAIRDY插针下拉时，我们可以看到AD插针开始传输address数据信 息，然后如果DEVSEL相应正常，开始传输data数据信息。因此，提取外 围组件互连读循环信号时，使用IRDY作为示波器触发信号。此时由于data 信号数据传输的是专用的图形(pattern)数据，因此示波器测量出的信号则 为比较规则的波形。例如当软件进入读循环时，自缓存器中读取专用的图形 (pattern)数据，观测信号用示波器的触发使用IRDY作为示波器的触发信 号，AD
中插针(此插针可由软件指定，不同的插针会使用不同的图 形数据)作为被观测信号。此时，由示波器即可观测到宽度接近周边总线组 件的时钟计数脉冲(CLK)频率周期的方波。因此通过观察方波上升及下降 沿的信号质量情况，并参考FRAME\IRDY\TRDY\DEVSEL等信号，进而判 定信号的动作情况。
虽然本发明以上述的较佳实施方式揭示如上，然其并非用以限定本发 明。本领域的技术人员应当意识到在不脱离本发明所附的权利要求所揭示的 本发明的范围和精神的情况下，所作的更动与润饰，均属本发明的专利保护 范围之内。
权利要求
1、一种外围组件互连总线测试系统，应用于外围组件互连测试卡中，该外围组件互连测试卡包含有静态随机存储器，其特征在于，该测试系统包括分离模块，分解所述的外围组件互连总线信号中的数据交易动作，除去干扰波形的交易动作，以分离出单独的数据操作动作；示波器，采集数据操作动作，以显示一特定波形；以及比较器，比对所述的示波器输出的该特定波形与外围组件互连总线的规范波形，以分析外围组件互连总线信号。
2、 根据权利要求1所述的外围组件互连总线测试系统，其特征在于， 还包括映射模块，映射所述的静态随机存储器为一物理内存，以执行该外围组 件互连总线的数据通信；以及操作模块，对所述的静态随机存储器执行各种符合外围组件互连总线协 议规范的操作。
3、 一种外围组件互连总线测试方法，应用于外围组件互连测试卡中， 其特征在于，该方法包含以下步骤映射所述的外围组件互连测试卡的静态随机存储器为一物理内存，以执 行外围组件互连总线的数据通信；对所述的静态随机存储器执行各种符合外围组件互连总线协议规范的 操作；分解外围组件互连总线信号中的数据交易动作，除去干扰波形的交易动 作，以分离出单独的数据操作动作；采集数据操作动作，并对应显示一特定波形；以及 比对特定波形与外围组件互连总线的规范波形，以分析外围组件互连总线信号。
4、 根据权利要求3所述的外围组件互连总线测试方法，其特征在于， 还包括设置所述的静态随机存储器为可写，并对其内容进行保护的步骤。
全文摘要
一种外围组件互连总线测试系统及方法，应用于外围组件互连测试卡中，外围组件互连测试卡包含有静态随机存储器。本发明通过分解外围组件互连总线信号中的数据交易动作，除去干扰波形的交易动作，以分离出单独的数据操作动作。并通过分离的数据操作动作得到外围组件互连总线信号的波形，以及比对该波形与外围组件互连总线的规范波形，进而精确分析外围组件互连总线信号，实现外围组件互连总线的硬件测试。
文档编号G06F11/267GK101201781SQ20061016695
公开日2008年6月18日 申请日期2006年12月13日 优先权日2006年12月13日
发明者涛 刘, 刘文涵, 骐 赵, 陈玄同 申请人:英业达股份有限公司