专利名称：嵌入式系统及其操作方法
技术领域：
本发明有关于嵌入式系统，尤其是有关于可程序化的协同处理器架构， 具体来说是关于一种嵌入式系统及其操作方法。
背景技术：
图1为一现有的嵌入式系统100。该嵌入式系统100可以是DVD-ROM， MP3播放器或任何数字装置，其中具有一微处理器UO在一操作系统的驱动 下执行功能。 一或多个特定应用芯片ASIC (102和104)在其中执行特定的 功能，例如编码、解码或数学运算。该微处理器110透过针脚或系统总线对 该特定应用芯片102和特定应用芯片104传送控制信号。这个架构的缺点是， 要为每个分别的特定功能设计一个特定应用芯片ASIC相当的不划算。图2为另一现有的嵌入式系统200，使用双处理器架构。在嵌入式系统 200中，第一处理器210执行一操作系统以提供主要的系统控制功能。而特 定的功能如编码、解码或数学运算则编译成许多个指令区块202并储存在存 储器装置240中。指令区块202可以是一种具有特定功效的程序，包含一连 串微处理器指令和应用程序数据。其中每一指令区块202的起始位置由一地 址指位器250统一管理，当需要一特定功效时，该第一处理器210透过总线 230和直接存储器存取接口 (DMA) 245，参照该地址指位器250所提供的 地址去读取一指令区块202，将该第二处理器220程序化，而该第二处理器 220因此产生该特定功效，因此这属于一种可程序化的特定应用芯片。该第一处理器210透过一切换信号gSW一IN将第二处理器220程序化， 之后第一处理器210继续进行操作系统的运转，而第二处理器220同时进行 程序的执行。第一处理器也可以发出另一切换信号弁SW一OUT使第二处理器 220的工作停止。嵌入式系统200虽然比嵌入式系统100还具有弹性，但是 对于大多数嵌入式系统而言，指令区块202只是单纯的指令串而已，使用第 二处理器220来执行简单指令是一种浪费。因此需要一种更简化的架构来节 省成本。发明内容本发明提出一种嵌入式系统和其操作方法。其中包含一协同处理器，只 具有处理非中断型指令的能力，以及一微处理器，搭配一操作系统控制该嵌 入式系统，指定该协同处理器执行至少一批次命令区块，以达成一特定功效。 该批次命令区块由一连串非中断型指令所编译而成。当该特定功效完成后， 该协同处理器输出一回应信号至该微处理器。该嵌入式系统中尚包含一存储器装置，储存复数批次命令区块，对应各 种不同特定功效。当该协同处理器被赋予一特定功效，对应的批次命令区块 被该协同处理器读取与执行。在该协同处理器中， 一命令队列暂存即将被执行的复数非中断型指令。 一执行核心循序执行暂存在该命令队列中的非中断型指令。 一支持引擎在该 微处理器的控制下，决定该执行核心的执行流程。该微处理器设定一起始地 址，指向该特定功效所属的一批次命令区块，并传送一起始信号至该支持引 擎。该支持引擎包含一地址暂存器，用以储存该起始地址。该支持引擎根据 该起始地址读取并解开该批次命令区块，将解开的复数非中断型指令储存至 该命令队列中。当该命令队列中不是空的，该执行核心立即触发以执行其中 的非中断型指令。当该特定功效完成后，该支持引擎传送一回应信号至该微 处理器。在传送该起始信号至该支持引擎之前，该微处理器将该连串非中断型指 令编译而成该批次命令区块，并将之储存在存储器装置中。该回应信号用以 表示执行结果或是执行成败。该处理器受到该回应信号的中断而接掌该协同 处理器。该非中断型指令包含基本数学运算指令，存储器存取记忆和流程控 制指令。该执行核心只支持该等基本数学运算指令，存储器存取记忆和流程
控制指令。
图1为现有的嵌入式系统100;图2为另一现有的嵌入式系统200;图3为本发明实施例的嵌入式系统300;以及图4为以嵌入式系统300为基础的操作流程。附图标号-100~嵌入式系统； 102~特定应用芯片；104 特定应用芯片； 110~微处理器；200 嵌入式系统； 202~指令区块；210 第一处理器； 220 第二处理器；230、 330~总线； 240 存储器装置； 245、 345-直接存储器存取接口 (DMA);250 地址指位器； 300 嵌入式系统；302 批次命令区块； 310-微处理器；320~协同处理器； 340 存储器装置；322 命令队列； 324 执行核心； 326 支持引擎。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下图3为一嵌入式系统300的实施例，包含一微处理器310和一协同处理 器320。该微处理器310由嵌入式系统300内嵌的一操作系统所驱动。该协 同处理器320是一种简化过的处理器，只能执行非中断型指令。所谓非中断 型指令就是指可以循序执行而不需要中断的指令。因为不需要中断，所以协 同处理器320不需要程序计数器以及堆栈，使得实际的成本下降。该特定功 效可以是编译在批次命令区块302中的应用程序，包含一连串的非中断型指 令和应用数据。 一个特定功效可能由一或多个批次命令区块302合力完成。 透过一初始信号^IN，微处理器310可命令协同处理器320透过总线330和 直接存储器存取接口 345去存储器装置340中读取批次命令区块302，通过 此该协同处理器可执行该批次命令区块302以达成该特定功效。当该特定功 效达成后，协同处理器320输出一执行结果弁OUT至该微处理器310。该微 处理器310在接收到该执行结果弁OUT之前，持续进行操作系统的运转，协 同处理器320的运作并不占用微处理器310的计算资源。该批次命令区块302储存在存储器装置340中。存储器装置340可以是 动态随机存取存储器，受微处理器310控制。该存储器装置340也可以是只 读存储器，例如固件，而批次命令区块302是事先就烧录在其中。另一方面 来看，批次命令区块302也可以是从外部提供，或是实时由微处理器310所 产生。该协同处理器320包含一命令队列322， 一执行核心324和一支持引擎 326。该支持引擎326由微处理器310支配，控制执行核心324的执行流程。 举例来说，执行流程命令包含了触发开始、暂停执行，以及重置宏。当该微 处理器310发出初始信号弁IN至该支持引擎326，指定一批次命令区块302， 该支持引擎326立即读取该批次命令区块302并解出其中的非中断型指令至 命令队列322中。只要命令队列322不是空的，执行核心324就会循序的执 行其中的非中断型指令。该初始信号弁IN使执行核心324开始运作，而支持 引擎326包含一地址暂存器，用以储存该起始地址。而该支持引擎326即通 过此地址暂存器所指到的值去存储器装置340中抓取批次命令区块302。当 命令队列322清空后，该支持引擎326判断该特定功效是否己经达成。如果 该特定功效没有完成，则该协同处理器320保持闲置并等待该命令队列322 被填入新的批次命令区块302。如果该特定功效已完成，则该支持引擎326
传送一执行结果AOUT至该微处理器310。该执行结果弁OUT可以是一中断或者一触发信号，用以告诉该微处理器 310已经有执行结果了，或是协同处理器320发生错误了。当该微处理器310 接收到该执行结果存OUT时，微处理器310的正常程序暂时被中断，转而接 掌该协同处理器320的工作。举例来说，该协同处理器320可将执行结果放 在存储器装置340中，并传送一执行结果AOUT给微处理器310去处理它。该非中断型指令可以分成几类，基础数学运算指令、存储器存取指令和 流程控制指令。基础数学运算指令包含加减乘除。而存储器存取指令则是对 特定地址的读取和写入。流程控制指令可以是简单的跳跃或循环。本发明的 执行核心324定义为只具有执行这几类指令的能力。因此，当非中断型指令 被解开并储存到命令队列322时，该执行核心324便能依序执行它们。举例 来说，如果特定功效指的是DVD-ROM中的机件控制，则该协同处理器320 可由预先定义好的批次命令区块302程序化后，呈现出如同特定应用芯片的 效果。如果该嵌入式系统300是一MP3播放器，则该特定功效可以是音乐解 码，而该协同处理器320可透过对应的批次命令区块302定义成一解码器， 对音乐数据进行解码方面的数学运算。各种应用程序都能通过编译而形成批 次命令区块302，所以本发明不限定上面所举的例子。图4为基于嵌入式系统300所实施的操作方法。在步骤402中，递归地 检查命令队列322中是否储存了非中断型指令。该微处理器310可透过一初 始信号弁IN指定一或多个批次命令区块302给协同处理器320执行，而该支 持引擎326也据此从存储器装置340抓取该等批次命令区块302至命令队列 322中。如果命令队列322中存在任何非中断型指令，该执行核心324在步 骤404中执行它。在步骤406中，检査该特定功效是否完成。如果没有，则 处理程序回到步骤402，等待下一个批次命令区块302输入。如果特定功效 已完成，则在步骤408，支持引擎326传送一执行结果弁OUT给微处理器310， 告知该微处理器310接掌后续的处理程序。整体来说，本发明提供一个可程
序化的协同处理器320，执行由非中断型指令编译而成的各种应用程序。如 此的硬件成本会比双CPU架构还低。
权利要求
1.一种嵌入式系统，包含一协同处理器，只具有处理非中断型指令的能力；以及一微处理器，搭配一操作系统控制所述的嵌入式系统，指定所述的协同处理器执行至少一批次命令区块，以达成一特定功效；其中所述的批次命令区块由一连串非中断型指令所编译而成；以及当所述的特定功效完成后，所述的协同处理器输出一回应信号至所述的微处理器。
2. 如权利要求1所述的嵌入式系统，更进一步包含一存储器装置，储存 复数个批次命令区块，以对应各种不同特定功效；其中当所述的协同处理器 被赋予一特定功效，对应的所述的批次命令区块被所述的协同处理器读取与 执行。
3. 如权利要求2所述的嵌入式系统，其特征在于，所述的协同处理器包含一命令队列，暂存即将被执行的所述的这些非中断型指令； 一执行核心，循序执行暂存在所述的命令队列中的所述的这些非中断型 指令；以及一支持引擎，在所述的微处理器的控制下，决定所述的执行核心的执行流程。
4. 如权利要求3所述的嵌入式系统，其特征在于所述的微处理器设定一起始地址，指向所述的特定功效所属的一批次命令区块，并传送一起始信号至所述的支持引擎；所述的支持引擎包含一地址暂存器，用以储存所述的起始地址； 所述的支持引擎根据所述的起始地址读取所述的批次命令区块，将读取的所述的这些非中断型指令储存或解开并储存至所述的命令队列中； 当所述的命令队列中不是空的，所述的执行核心立即触发以执行其中的非中断型指令；以及当所述的特定功效完成后，所述的支持引擎传送一回应信号至所述的微 处理器。
5. 如权利要求4所述的嵌入式系统，其特征在于在传送所述的起始信号至所述的支持引擎之前，所述的微处理器将所述 的连串非中断型指令编译而成所述的批次命令区块，并将之储存在所述的存 储器装置；所述的回应信号用以表示执行结果或是执行成败；以及 所述的处理器受到所述的回应信号的中断而接掌所述的协同处理器。
6. 如权利要求3所述的嵌入式系统，其特征在于所述的非中断型指令包含基本数学运算指令，逻辑运算指令，存储器存 取指令和流程控制指令；以及所述的执行核心支持所述的等基本数学运算指令，逻辑运算指令，存储 器存取指令和流程控制指令。
7. 如权利要求6所述的嵌入式系统，其特征在于，所述的特定功效为一 光盘装置的机件控制。
8. 如权利要求6所述的嵌入式系统，其特征在于，所述的特定功效为加 减乘除四则运算。
9. 一种嵌入式系统操作方法，用以通过一嵌入式系统达成一特定功效， 其中所述的嵌入式系统包含一协同处理器和一微处理器，所述的协同处理器 只支持非中断型指令；所述的嵌入式系统操作方法包含提供对应所述的特定功效的至少一批次命令区块，包含一连串非中断型 指令；所述的微处理器指定所述的协同处理器执行所述的批次命令区块，以达 成所述的特定功效；以及 当所述的特定功效完成后，所述的协同处理器输出一回应信号至所述的 微处理器。
10. 如权利要求9所述的嵌入式系统操作方法，其^P征在于 所述的嵌入式系统更进一步包含一存储器装置，用以储存复数个批次命令区块；所述的嵌入式系统操作方法进一步包含，当所述的协同处理器被赋予一 特定功效，所述的协同处理器读取与执行对应的所述的批次命令区块。
11. 如权利要求10所述的嵌入式系统操作方法，其特征在于，所述的协 同处理器包含一命令队列，暂存即将被执行的所述的这些非中断型指令； 一执行核心，循序执行暂存在所述的命令队列中的所述的这些非中断型 指令；以及一支持引擎，在所述的微处理器的控制下，决定所述的执行核心的执行 流程；所述的嵌入式系统操作方法更进一步包含所述的微处理器设定一起始地址，指向所述的特定功效所属的一批次命 令区块，并传送一起始信号至所述的支持引擎；所述的支持引擎根据所述的起始地址读取所述的批次命令区块，将读取 的所述的这些非中断型指令储存或解开并储存至所述的命令队列中；当所述的命令队列中不是空的，所述的执行核心立即触发以执行其中的 非中断型指令；以及当所述的特定功效完成后，所述的支持引擎传送所述的回应信号至所述 的微处理器。
12. 如权利要求11所述的嵌入式系统操作方法，更进一步包含-在传送所述的起始信号至所述的支持引擎之前，所述的微处理器将所述的连串非中断型指令编译而成所述的批次命令区块，并将之储存在所述的存 储器装置；透过所述的回应信号表示执行结果或是执行成败；以及 接收到所述的回应信号后，所述的处理器接掌所述的协同处理器。
13. 如权利要求11所述的嵌入式系统操作方法，其特征在于-所述的非中断型指令包含基本数学运算指令，逻辑运算指令，存储器存取指令和流程控制指令；以及所述的执行核心支持所述的等基本数学运算指令，逻辑运算指令，存储 器存取指令和流程控制指令。
14. 如权利要求13所述的嵌入式系统操作方法，其特征在于，所述的特 定功效为一光盘装置的机件控制。
15. 如权利要求13所述的嵌入式系统操作方法，其特征在于，所述的特 定功效为加减乘除四则运算。
全文摘要
本发明提出一种嵌入式系统和其操作方法。其中包含一协同处理器，只具有处理非中断型指令的能力，以及一微处理器，搭配一操作系统控制该嵌入式系统，指定该协同处理器执行至少一批次命令区块，以达成一特定功效。该批次命令区块由一连串非中断型指令所编译而成。当该特定功效完成后，该协同处理器输出一回应信号至该微处理器。
文档编号G06F15/16GK101154211SQ20071014927
公开日2008年4月2日 申请日期2007年9月10日 优先权日2006年9月25日
发明者吴静怡, 曾宝庆, 童建勋, 赵铭阳 申请人:联发科技股份有限公司