专利名称：主板纠错测试方法
技术领域：
本发明涉及一种主板测试技术，更详而言之，涉及一种应用于具 有至少一内存的电脑设备中的主板纠错测试方法。
背景技术：
电脑设备中配置的内存用以配合中央处理单元(Central Processor Unit; CPU)高速储存正在执行的程式及数据，所以作为电脑系统中重 要的元件，其可靠性和容错能力一直是业界研究的课题。
目前，业界己将错误检查与纠错技术(Error Correcting Code; ECC) 应用于例如服务器、工作站等电脑设备中，以通过该电脑设备的主板 测试配置于该电脑设备中的内存性能。而且，应用上述错误检查与纠 错技术的同时需配合使用一内存位错误产生装置，以通过该内存位错 误产生装置令一内存产生内存位错误，从而供后续通过该主板并应用 该错误检査与纠错技术执行内存性能测试作业。
请参阅图1，显示上述内存位错误产生装置1应用于一电脑设备的 内存2中的配置示意图，其中，该内存2具有多芯片单元，具体而言， 该内存即为双面针脚定义内存模块(Dual In-line Memory Modules; DIMM),而该芯片单元即为动态随机存取内存(Dynamic Random Access Memory; DRAM)，且各该芯片单元具有一输出引脚以及对应 该输出引脚的数据引脚，如图所示，该内存位错误产生装置1应用于 该内存2的二芯片单元21a、 21b的输出引脚211a、 211b与数据引脚 213a、 213b之间，以产生双位内存位错误，但不以此为限，也可依该 内存位错误产生装置1应用于该内存2中的芯片单元的数量予以确定 欲产生的内存错误位数。相应地，目前的主板纠错测试方法首先将该 内存插入至该电脑设备主板中的一个设定内存插槽后，启动该电脑设 备；接着，于该电脑设备启动后，通过配置于该电脑设备主板中的内 存控制器(Memory Controller Hub; MCH) 31 (如图1所示)向该内 存的一地址段连续写入数值l;随后，通过上述内存位错误产生装置断
开该内存的芯片单元的输出引脚与数据引脚之间的传输路径以产生内 存位错误；然后，通过该内存控制器读取自该地址段输出的数值，并 于自该地址段读取的数值由写入时的数值1变为0时，通过该主板中 的内存控制器并应用该错误检查与纠错技术记录该内存出错的相关信 息。
此外，如图1所示，由于配置于该电脑设备中的内存2的各该芯 片单元的数据引脚通过一数据总线(Data Bus) 30并行连接至内存控 制器31，以由该内存控制器31对该内存2的芯片单元进行数据读写作 业。然而，当通过上述内存位错误产生装置1断开该内存2的芯片单 元21a、 21b的输出引脚211a、 211b与数据引脚213a、 213b之间的传 输路径时，该内存2的芯片单元21a、 21b的数据引脚213a、 213b处 于悬空状态，即此时，该数据引脚2Ba及213b的数值取决于通过该 内存位错误产生装置1断开该输出引脚211a、 211b与各该数据引脚 213a、 213b之间的传输路径时,该输出引脚211a、 211b输出至该数据 引脚213a、 213b的数值，由于断开时，该输出引脚211a、 211b输出的 数值为乱码，造成该数据引脚213a、 213b的数值也为乱码，可能为数 值0，也可能为数值l。
如此，则通过该主板纠错测试方法预先经由该内存控制器31向该 内存2的一地址段连续写入数值1后，再由该内存控制器31自该地址 段中读取该内存2的各芯片单元的数据引脚输出的数值，此时，该地 址段中对应该内存2中未配置该内存位错误产生装置1的芯片单元的 数据引脚的输出数值仍旧为数值1，而该地址段中对应该内存2中配置 该内存位错误产生装置1的芯片单元21a、 21b的数据引脚213a、 213b 输出的数值则可能为数值1亦或数值0，由于该数据引脚213a及213b 的数值为乱码，当通过该内存位错误产生装置1断开各该输出引脚 211a、 211b与各该数据引脚213a、 213b之间的传输路径时，该数据引 脚213a、 213b的数值恰为数值0时，则自该地址段读取到的对应该数 据引脚213a、 213b的输出数值为0，此时，该主板纠错测试方法可正 确记录该内存出错相关信息；而当断开时，该数据引脚213a、 213b的 数值恰为数值1时，则自该地址段读取到的对应该数据引脚213a、213b 的输出数值则为1，此时，由于通过该主板纠错测试方法自该地址段写
入与读取的数值均为1，则无法检测该内存2是否出错，进而得到错误 的测试结果。事实上，按照图1的配置方式，内存2上产生双位内存 错误，内存位错误测试结果应记录该电脑设备的该内存2位置产生有 双位内存错误等相关信息，而通过上述主板纠错测试方法得到的内存 出错信息为一不确定因素，极大影响该测试结果。
综上所述，如何提出一种可生成正确内存错误测试结果的主板纠 错测试方法，以解决现有技术的缺失，实为目前亟欲解决的技术问题。
发明内容
鉴于上述现有技术的缺点，本发明的主要目的在于提供一种主板 纠错测试方法，以获取正确内存错误测试结果，从而提升测试准确率。
为达上述目的及其他目的，本发明提供一种应用于具有至少一个 内存的电脑设备中的主板纠错测试方法。本发明的主板纠错测试方法
包括将该内存与该电脑设备电性连接，并启动该电脑设备，通过该 电脑设备的主板向该内存的一个第一地址段连续写入第一数值，同时 向该内存的一个第二地址段连续写入第二数值，该第一数值与该第二 数值为不同数值；于该内存上产生内存位错误；通过该电脑设备的主 板读取自该第一及第二地址段输出的数值；以及分别比对自该第一地 址段以及该第二地址段写入与读取的数值，并于该第一及该第二地址 段其中之一者写入与读取数值不一致时，记录该内存产生该位错误的 相关信息。
其中，该电脑设备安装有内存错误检查与纠错(Error Correcting Code; ECC)测试软件的作业系统，相应地，于本发明的主板纠错测 试方法中，启动该电脑设备的步骤为启动该电脑设备的主板并进入该 电脑设备的作业系统后再运行该内存错误检查与纠错测试软件的操作 步骤。此外，于一个实施例中，该第一地址段与该第二地址段的间距 不小于4位组。再者，该内存具有多芯片单元，且各该芯片单元具有 一个输出引脚以及对应该输出引脚的数据引脚，而该内存位错误的产 生使该输出引脚与对应该输出引脚的数据引脚之间呈悬浮状态时，而 令该内存产生内存位错误。该电脑设备的各该内存中包含一个配置该 内存错误产生装置的内存。该电脑设备还具有内存控制器(Memory Controller Hub; MCH)、以及多个用以供各该内存并行连接至该内存控 制器而由该内存控制器对各该内存的芯片单元进行数据读写作业的数 据总线(Data Bus)。
相比于现有技术，本发明的主板纠错测试方法主要先将内存插入 至电脑设备主板之的一个设定内存插槽后，启动该电脑设备后，再通 过配置该主板中的内存控制器分别同时向该内存的第一及第二地址段 分别连续写入第一及第二数值，接着，于该内存上产生内存位错误， 随后，通过该主板中的内存控制器读取自该第一及第二地址段输出的 数值，并分别比对自该第一地址段以及该第二地址段写入与读取的数 值，且于该第一及该第二其中的一个地址段写入与读取数值不一致时， 记录内存出错相关信息，由此，无论通过一个内存位错误产生装置断 开该内存的芯片单元的输出引脚与数据引脚之间的传输路径的时，该 内存的芯片单元的数据引脚输出的数值为数值1或数值0，均可由其中 一个地址段取得内存出错相关信息，以得到正确测试结果。
图l显示内存位错误产生装置应用于内存中的配置示意图；以及 图2显示本发明的主板纠错测试方法的操作流程示意图。
具体实施例方式
以下通过特定的具体实例说明本发明的实施方式，本领域的技术 人员可由本说明书所述的内容轻易地了解本发明的其他优点与功效。 本发明亦可通过其他不同的具体实例加以施行或应用，本说明书中的 各项细节也可基于不同观点与应用，在不背离本发明的精神下进行各 种修饰与变更。
请参阅图2，显示本发明的主板纠错测试方法的操作流程示意图。 请同时参阅图1图l,本发明的主板纠错测试方法应用于具有至少一内 存的电脑设备中，于本实施例中，该电脑设备中为配置有内存2、 2'， 而一内存位错误产生装置1应用于该内存2中(如图l所示)，但不以 此为限，其中，该内存2具有多芯片单元21a (21b等)，且各该芯片 单元21a (21b)具有一输出引脚211a (211b)以及对应该输出引脚211a (211b)的数据引脚213a (213b);此外，该电脑设备为安装有内存错
误检査与纠错(Error Correcting Code; ECC)测试软件的作业系统； 再者，该电脑设备的主板还配置有内存控制器(Memory Controller Hub; MCH)、多数据总线(DataBus)、以及多供插接该内存的内存插槽(未 图示)，由于本发明的主板纠错测试方法均可应用于现有电脑设备的所 有内存与内存控制器的连接方式中，即该电脑设备的各该内存通过各 该数据总线并行连接至该内存控制器，以由该内存控制器对各该内存 2、 2'的芯片单元进行数据读写作业，故为简化说明及附图，并使本 发明的特征及结构更为清晰易懂，乃于附图中仅显示出与本发明直接 关联的结构，其余部份则省略。以下将一并配合图1详细说明本发明 的主板纠错测试方法的具体操作步骤。
如图2所示，首先进行步骤S10，将该内存插入至该电脑设备的主 板的一个设定内存插槽后，启动该电脑设备。其中，该内存的内存插 槽的设定规则为当该电脑设备的各该内存插槽中仅插接单一内存(仅 为一配置有该内存位错误产生装置1的内存2存在)时，将离该内存 控制器最远的内存插槽中作为该设定内存插槽，以插接该内存，从而 供产生合理的内存配置，由于此内存配置方式为所属技术领域常用技 术，在此不再赘述。此外，于本实施例中，启动该电脑设备指启动该 电脑设备的主板并进入该电脑设备的作业系统后，再运行该内存错误 检查与纠错测试软件的操作步骤。接着进行步骤S20。
在步骤S20中，于该电脑设备启动后，通过该电脑设备的主板向 该内存的一个第一地址段连续写入第一数值，同时向该内存的一个第 二地址段连续写入第二数值。更详而言之，通过配置于该主板中的内 存控制器向该内存的第一及第二地址段分别写入第一及第二数值。亦 即，该第一数值及该第二数值为相异的二进位数字(数值0或1)，于 一个实施例中，该第一数值为数值O，该第二数值为数值l，以32位 的内存为例，即为分别同时向该第一地址段写入0x00000000(32位数据 全为0)，向该第二地址段写入0xffffffif(32位数据全为1);于另一个实 施例中，也可是该第一数值为数值1，该第二数值为数值0，以32位 内存为例，即为分别同时向该第一地址段写入0xfffffiff(32位数据全为 1)，向该第二地址段写入0x00000000(32位数据全为0)。此外，该第一 地址段与该第二地址段的间距不小于4位组。接着进行步骤S30。
在步骤S30中，于该内存上产生内存位错误。具体而言，如图1 所示，该内存位错误的产生通过一内存位错误产生装置1应用于该内 存2的芯片单元21a、 21b的输出引脚211a、 211b与数据引脚213a、 213b之间予以实现者，以由该内存位错误产生装置1断开该输出引脚 211a、 211b与数据引脚213a、 213b之间的传输路径时，而令该内存2 产生内存位错误，亦即，使该输出引脚与对应该输出引脚的数据引脚 之间呈悬浮状态时，而该产生内存位错误的内存为该电脑设备中配置 该忆体位错误产生装置1的内存2。接着进行步骤S40。
在步骤S40中，通过该电脑设备的主板读取自该第一个及第二地 址段输出的数值。更详而言之，通过配置于该电脑设备的该主板中的 内存控制器利用各该数据总线分别访问该内存2的第一及第二地址段， 以自该第一及第二地址段读取该内存2的各芯片单元的数据引脚输出 的数值。接着进行步骤S50。
在步骤S50中，分别比对自该第一地址段以及该第二地址段写入 与读取的数值，并于该第一及第二地址段其中之一者写入与读取数值 不一致时，记录内存出错的相关信息。为更明确了解应用本发明的主 板纠错测试方法如何实现准确记录内存出错的相关信息，在此将以向 该内存写入的第一数值为数值O、第二数值为数值l (但不以此为限) 为范例进一步说明。如图1所示，当通过该内存位错误产生装置1断 开该内存2的芯片单元21a、 21b的各该输出引脚211a、 211b与各该数 据引脚213a、 213b之间的传输路径时，该数据引脚213a、 213b的数 值恰均为数值0时，则自该第一及第二地址段读取到的对应该数据引 脚213a、 213b的输出数值分别为数值0、 0，此时，即使比对该第一地 址段中写入与读取数值均为O，未能从中检测到该内存2出错，也可由 比对该第二地址段中写入与读取数值不一致，检测到该内存2出错； 倘若通过该内存位错误产生装置1断开各该输出引脚211a、 211b与各 该数据引脚213a、 213b之间的传输路径时，该数据引脚213a、 213b 的数值恰均为数值1时，则自该第一及第二地址段读取到的对应该数 据引脚213a、 213b的输出数值则分别为数值l、 1,此时，即使比对该 第二地址段中写入与读取数值均为1，未能从中检测到该内存2出错， 也可由比对该第一地址段中写入与读取数值不一致，检测到该内存2
出错。亦即，无论通过该内存位错误产生装置l断开各该输出引脚211a、 211b与各该数据引脚213a、 213b之间的传输路径时，该内存2的芯片 单元21a、21b的数据引脚213a、213b输出的数值为数值1亦或数值0， 均可通过本发明的主板纠错测试方法由其中一地址段获取正确的测试 结果。
综上所述，本发明的主板纠错测试方法先将内存插入至电脑设备 主板的一个设定内存插槽后，启动该电脑设备，之后，再通过配置该 主板中的内存控制器分别同时向该内存的第一及第二地址段分别连续 写入第一及第二数值，接着，于该内存上产生内存位错误；随后，在 通过该内存控制器读取自该第一及第二地址段输出的数值，并分别比 对自该第一地址段以及该第二地址段写入与读取的数值，且于该第一 及该第二其中的一个地址段写入与读取数值不一致时，记录内存出错
相关信息，由此，无论通过一内存错误位产生装置断开该内存的芯片 单元的输出引脚与数据引脚之间的传输路径时，该内存的芯片单元的 数据引脚输出的数值为数值1或数值0，均可由其中一个地址段取得内 存出错相关信息，以得到正确测试结果，极大地提高了测试正确率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制 本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下， 对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如 后述的申请专利范围所列。
主要元件符号说明
1内存位错误产生装置
2、 2， 内存
21a、 21b芯片单元
211a、 211b输出引脚
213a、 213b数据引脚
30数据总线
31内存控制器
S10 S50 步骤
权利要求
1. 一种主板纠错测试方法，应用于具有至少个内存的电脑设备中，该主板纠错测试方法包括将该内存与该电脑设备电性连接，并启动该电脑设备，通过该电脑设备的主板向该内存的一个第一地址段连续写入第一数值，同时向该内存的一个第二地址段连续写入第二数值，该第一数值与该第二数值为不同数值；于该内存上产生内存位错误；通过该电脑设备的主板读取自该第一及第二地址段输出的数值；以及分别对比自该第一地址段以及该第二地址段写入与读取的数值，并于该第一及该第二地址段其中本领域的技术人员者写入与读取数值不一致时，记录该内存产生该位错误的相关信息。
2. 根据权利要求1所述的主板纠错测试方法，其中，该电脑设备 安装有内存错误检查与纠错(Error Correcting Code; ECC)测试软件 的作业系统。
3. 根据权利要求2所述的主板纠错测试方法，其中，启动该电脑 设备的步骤为启动该电脑设备的主板并进入该电脑设备的作业系统后 再运行该内存错误检査与纠错测试软件的操作步骤。
4. 根据权利要求1所述的主板纠错测试方法，其中，该第一地址 段与该第二地址段的间距不小于4位组。
5. 根据权利要求1所述的主板纠错测试方法，其中，该内存具有 多芯片单元，且各该芯片单元具有一个输出引脚以及对应该输出引脚 的数据引脚。
6. 根据权利要求5所述的主板纠错测试方法，其中，该内存位错 误的产生使该输出引脚与对应该输出引脚的数据引脚之间呈悬浮状态 时，而令该内存产生内存位错误。
7. 根据权利要求5所述的主板纠错测试方法，其中，该内存的各 该芯片单元的数据引脚通过一组数据总线(Data Bus)分别连接至该主板上的一个内存控制器(Memory Controller Hub; MCH)中，以由该内存控制器对该内存的各该芯片单元的数据引脚进行数据存取。
8. 根据权利要求7所述的主板纠错测试方法，其中，该电脑设备的主板设置有一个用以插接该内存的设定内存插槽，当该电脑设备仅插接单一内存时，将离该内存控制器最远的内存插槽作为该设定内存插槽。
9. 根据权利要求1所述的主板纠错测试方法，其中，该第一数值与该第二数值为数值0或数值1。
全文摘要
一种主板纠错测试方法，应用于具有至少一内存的电脑设备中，首先将该内存与该电脑设备电性连接后，启动该电脑设备；之后，再通过该电脑设备的主板向该内存的第一地址段连续写入第一数值，同时向该内存的第二地址段连续写入第二数值；接着，于该内存上产生内存位错误；随后，通过该电脑设备的主板读取自该第一及第二地址段输出的数值并分别比对自该第一地址段以及该第二地址段写入与读取的数值，且于该第一及第二地址段其中一者写入与读取数值不一致时，记录内存产生该位错误的相关信息，由此以解决现有技术的各种缺点。
文档编号G06F11/22GK101387978SQ20071015404
公开日2009年3月18日 申请日期2007年9月13日 优先权日2007年9月13日
发明者李华庆, 王彦敏, 陈志丰, 陈永华 申请人:英业达股份有限公司