专利名称：烧录式系统芯片装置以及烧录韧体的方法
技术领域：
本发明涉及的是一种系统芯片(system on achip)，特别涉及的是一种烧录式系 统芯片装置与烧录韧体(firm ware)至所述的烧录式系统芯片装置的方法。
背景技术：
图1A为^L据现有技术，通过烧录器(buner)将烧录程序代码(loader)烧录至系 统芯片的数据流示意图。第1B图为根据现有技术，微控制器(microcontroller)执 行烧录程序代码后与计算机主机联机，再将正常模式运作时所需的韧体烧录至系 统芯片的数据流示意图。
以下为方1^更i兌明，烧录才莫式(in system programming mode)主要是指系统芯片 执行烧录程序代码，以将韧体烧录至非挥发性内存。而正常模式则指系统芯片执 行上述韧体以达成其所在的系统所要达到的功能或目的，例如若所述的系统为 手机，系统芯片所执行的韧体便需达到无线通讯的目的。
传统烧录韧体时主要包含两个步骤第一步骤，如图1A所示，先将一系统 芯片100置入烧录器170，接着，烧录程序代码便通过烧录器170、再经由逻辑电 路(logiccircuit)120被烧录至闪存130B中。其中，烧录器170也可由另 一控制器 (例如 一计算机主机)所控制。第二步骤，如图1B所示，系统芯片100欲烧 录韧体时先进入烧录模式，此时，微控制器110开始执行存放在闪存130B的烧 录程序代码，系统芯片100并通过微控制器110和传输接口 140与计算机主机160 之间建立联机，接着，系统芯片100通过微控制器110将正常模式运作时所需的 韧体由计算机主机160搬运或烧录至闪存130A。之后，当系统芯片100进入正常 模式时，微控制器110即开始执行存放在闪存130A的韧体。
如上所述，现有技术中传统烧录韧体时必须使用烧录器170将烧录程序代码 烧录至闪存130B，并且，系统芯片100中需要两种闪存130A、 130B,闪存130B 用以存放烧录程序代码，闪存130A则存放所述的系统芯片IOO在一正常模式运 作时所需的韧体。而闪存130B在正常模式时不会被使用到，只有在烧录韧体时
才使用，形成资源的浪费。因此，就整体而言，不但硬件成本高，烧录程序上也 十分麻烦。
发明内容
本发明的目的之一，在于提供一种烧录式系统芯片装置。 本发明的目的之一，在于提供一种烧录韧体的方法。
为达成上述目的，本发明的烧录式系统芯片装置，是通过连接至一计算机主 机以烧录所述的烧录式系统芯片装置在一正常模式运作时所需的韧体，所述的烧 录式系统芯片装置包含一微控制器、 一传输与逻辑模块、 一非挥发性内存、 一挥 发性内存、 一传输接口以及一多任务器。
传输接口，用以连接至所述的计算机主机，而多任务器则接收一第一地址总 线的数据与一第二地址总线的数据，并选择其中任一组输出为一第三地址总线的 数据。挥发性内存，连接所述的第三地址总线，用以储存多个烧录程序代码。传 输与逻辑模块，经由所述的传输接口，接收所述的计算机主机所传入的烧录程序 代码，利用相连接的所述的第一地址总线与一数据总线，将所述的烧录程序代码 存入至所述的挥发性内存，其中，所述的多任务器是选择所述的第一地址总线的 数据输出为所述的第三地址总线的数据，当所述的传输与逻辑模块在接收到所述 的计算机主机所传入的一预设指令后，将一控制讯号致能。以及，微控制器连接 所述的第二地址总线，并接收所述的控制讯号，当所述的控制讯号被致能时，所 述的多任务器选择所述的第二地址总线的数据输出为所述的第三地址总线的数 据，所述的微控制器读取并执行所述的这些烧录程序代码，并通过所述的传输接 口连接至所述的计算机主机，用以烧录所述的韧体。非挥发性内存，连接至所述 的微控制器，用以储存所述的韧体。
在本发明第 一实施例中，烧录式系统芯片装置中所有的组件是位于同 一颗芯 片内。在本发明第二实施例中，所述的非挥发性内存是外挂式，独立在系统芯片 的外。
本发明也公开一种烧录韧体的方法，包含以下步骤建立一烧录式系统芯片 装置与一计算机主机之间的联机；利用所述的计算机主机将一烧录程序代码存入 所述的烧录式系统芯片装置中的一挥发性内存；当所述的计算机主机传入一预设 指令时，将一控制讯号致能；以及，当所述的控制讯号被致能时，依据所述的烧
录程序代码将所述的装置在一正常模式运作时所需的韧体，存入所述的烧录式系 统芯片装置中的一非挥发性内存。
图1A为根据现有技术，通过烧录器将烧录程序代码烧录至系统芯片的数据
流示意图1B为根据现有技术，微控制器执行烧录程序代码后与计算机主机联机， 再将正常模式运作时所需的韧体烧录至系统芯片的数据流示意图； 图2为根据本发明第一实施例的示意图3A为根据本发明第一实施例，显示下载阶段的数据流示意图； 图3B为根据本发明第一实施例，显示实际烧录阶段的资料流示意图； 图4为根据本发明第二实施例的示意图； 图5为本发明烧录韧体的方法流程图。
附图标记说明100、 450 -系统芯片；110 -微控制器；130A、 130B-闪存； 120-逻辑电路；140-传输接口； 160-计算机主机；170-烧录器；200、 400-烧录式系统芯片装置；210-传输与逻辑模块；220-动态随机存取内存；230、 240 -多任务器。
具体实施例方式
以下结合附图，对本发明上述的和另外的技术特征和优点作更详细的说明。 图2为根据本发明第一实施例的架构示意图。参考图2，本发明烧录式系统 芯片装置200包含一微控制器110、 一闪存130A、 一传输与逻辑模块210、 一动 态随机存取内存220、 一传输接口 140以及两个多任务器230、 240。其中，烧录 式系统芯片装置200中的所有组件都内建在同 一颗芯片中。
传输与逻辑模块210的一端通过RS232传输线连接至传输接口 140,另 一端 分别通过地址总线TA连接至多任务器230，以及数据总线TD连接至动态随机存 取内存220,并通过一控制讯号CS线连接至微控制器110。多任务器230从二组 地址总线TA、 AA的数据，选择任一组输出为地址总线SS的数据。动态随机存 取内存220则经由地址总线SS连接至多任务器230，以及经由数据总线DD连接 至多任务器240。微控制器110的一端连接至传输接口 140,另一端通过地址总线FA与数据总线FD连接至闪存130A，以及通过地址总线AA连接至多任务器230。 多任务器240从二组数据总线BD、 DD的数据，选择任一组输出为数据总线MD 的数据。
以下将详细叙述本发明烧录式系统芯片装置200的运作方式，且为方便说明 而将整个烧录韧体的程序分为两个阶段，第一阶段称为下载阶段，第二阶段称为 实际烧录阶段。
图3A为根据本发明第一实施例，显示下载阶段的数据流示意图。图3B为根 据本发明第一实施例，显示实际烧录阶段的资料流示意图。
在下载阶段时，请参考图2与图3A，传输与逻辑模块210经由传输接口 140 连接至计算机主机160,以接收由计算机主机160所传入的烧录程序代码。此时 多任务器230将地址总线TA中的数据输出至地址总线SS。然后，传输与逻辑模 块210利用地址总线TA与数据总线TD,将接收到的烧录程序代码，经由多任务 器230存入动态随机存取内存220。当烧录程序代码下载完毕时，计算机主机160 会输出一个结束指令(例如0x55AA),以通知传输与逻辑模块210下载阶段已完 成，传输与逻辑模块210在接收到此指令后，随即将控制讯号CS致能。
微控制器110接收到被致能的控制讯号CS后，即进入烧录韧体程序的第两 个阶段—实际烧录阶段。请参考图2与图3B,被致能的控制讯号CS启动了微控 制器IIO后，微控制器IIO被设定至烧录模式，此时多任务器240将数据总线DD 中的数据输出至数据总线MD,故微控制器IIO开始执行存放在动态随机存取内 存220的烧录程序代码，此时微控制器110并通过传输接口 140与计算机主机160 沟通。接着，在接收到计算机主机160传入烧录式系统芯片装置200在一正常模 式运作时所需的韧体时，微控制器110通过相连接的地址总线FA与数据总线FD 将所述的韧体烧录至闪存130A,直到烧录完毕为止，就结束整个烧录韧体的程序。 最后，整个系统重新开机，原先暂存在动态随机存取内存220的烧录程序代码消 失，动态随机存取内存220的空间被释放出来，微控制器110被启动进入正常模 式，此时多任务器240将数据总线BD中的数据输出至数据总线MD，故微控制 器110即开始执行存放在闪存130A的韧体。
相较在现有烧录韧体的过程中，必须使用到烧录器，系统芯片IOO还需要插 拔，非常麻烦。在本发明的烧录韧体的过程中，完全不必使用到烧录器，只需将 烧录式系统芯片装置200与计算机主机160建立联机，下载与实际烧录两个阶段
便一次完成，非常方便。另外，在下载阶段时，本发明使用所有系统芯片A乎必
备的动态随机存取内存220,而不必额外设置一颗只为存放烧录程序代码的闪存 130B,不^f旦节省空间，还节省石更件成本。
图4为根据本发明第二实施例的示意图。比较第一与第二实施例，差别在于 烧录式系统芯片装置400中的闪存130A是外挂式的，也就是说微控制器110、传 输与逻辑模块210、动态随机存取内存220、传输接口 140以及多任务器230、 240 是内建在同一颗芯片450中，闪存130A则位于芯片450的外，但二者(芯片450 与闪存130A)还是设置在同一印刷电路板上，通过地址总线FA、数据总线FD 与数据总线BD相连接。现有技术中闪存都内建在系统芯片中，且烧录器只能针 对特定的闪存型号来处理；相对的，本实施例的优点是外挂式闪存130A的型号 可以任意还换，如要烧录不同型号的闪存时，只需改写软件即可，非常有弹性。
其中，传输接口 140除了可以是串行(serial)接口的外，也可以是并列(parallel) 接口、或通用序列总线(universal serial bus)接口 、或集成电路之间(inter-IC, I2C) 序列总线接口等。动态随机存取内存220可以采用任何一种挥发性(volatile)内存 来替换，例如静态随机存取内存、或双倍数据传输率动态随机存取内存等。至 于闪存130A可以采用任何一种非挥发性内存来替换，例如电子式可清除程序 化只读存储器(electrically erasable programmable read-only memory)等。
图5为本发明烧录韧体的方法流程图。以下参考图3A、图3B与图5说明本 发明烧录韧体的方法。
步骤S501:建立烧录式系统芯片装置200与计算机主机160之间的联机。例 如烧录式系统芯片装置200利用传输与逻辑模块210通过传输接口 140来与计算 机主机160联机。
步骤S502:传输与逻辑模块210将计算机主机160所传入的烧录程序代码， 存入动态随机存取内存220中。
步骤S503:传输与逻辑模块210检查是否收到由计算机主机160传入的一预 设指令？若否，回到步骤S502,若是，跳到步骤S504。
步骤S504:传输与逻辑模块210将一控制讯号CS致能。
步骤S505:微控制器110收到被致能的控制讯号CS后，开始执行存放在动 态随机存取内存220的烧录程序代码。此时，微控制器110被设定至烧录模式。
步骤S506:微控制器110将烧录式系统芯片装置200在一正常模式运作时所
需的韧体，存入闪存130A。此步骤中，微控制器IIO可通过传输接口 140与计算 机主机160沟通，将烧录式系统芯片装置200在一正常模式运作时所需的韧体， 从计算机主机160通过相连接的地址总线FA与数据总线FD烧录至闪存130A, 便结束整个烧录韧体的程序。
以上所述仅为本发明的较佳实施例，对本发明而言仅仅是说明性的，而非限 制性的。本专业技术人员理解，在本发明权利要求所限定的精神和范围内可对其 进行许多改变，修改，甚至等效，但都将落入本发明的保护范围内。
权利要求
1.一种烧录式系统芯片装置，其连接至一计算机主机以烧录所述的装置在一正常模式运作时所需的韧体，其特征在于其包含一传输接口，用以连接至所述的计算机主机；一第一多任务器，接收一第一地址总线的数据与一第二地址总线的数据，选择其中任一组输出为一第三地址总线的数据；一挥发性内存，连接所述的第三地址总线，用以储存一烧录程序代码；一传输与逻辑模块，经由所述的传输接口，接收所述的计算机主机所传入的所述的烧录程序代码，利用相连接的所述的第一地址总线与一数据总线，将所述的烧录程序代码存入至所述的挥发性内存，其中，所述的第一多任务器是选择所述的第一地址总线的数据输出为所述的第三地址总线的数据，当所述的传输与逻辑模块在接收到所述的计算机主机所传入的一预设指令后，将一控制讯号致能；一微控制器，连接所述的第二地址总线，并接收所述的控制讯号，当所述的控制讯号被致能时，所述的第一多任务器是选择所述的第二地址总线的数据输出为所述的第三地址总线的数据，所述的微控制器读取并执行所述的这些烧录程序代码，并通过所述的传输接口连接至所述的计算机主机，用以烧录所述的韧体；以及一非挥发性内存，连接至所述的微控制器，用以储存所述的韧体；其中，所述的传输接口、所述的挥发性内存单元、传输与逻辑模块、所述的第一多任务器、以及所述的微控制器是内建在同一颗芯片。
2. 根据权利要求1所述的烧录式系统芯片装置，其特征在于所述的非挥发 性内存是设置在所述的芯片的外部。
3. 根据权利要求1所述的烧录式系统芯片装置，其特征在于所述的非挥发 性内存是设置在所述的芯片的内部。
4. 根据权利要求1所述的烧录式系统芯片，其特征在于所述的非挥发性内 存为一闪存或一电子式清除程序化只读存储器。
5. 根据权利要求1所述的烧录式系统芯片装置，其特征在于所述的挥发性 内存为一静态随机存取内存、或一动态随机存取内存、或一双倍数据传输率动态 随才几存取内存。
6. 根据权利要求1所述的烧录式系统芯片装置，其特征在于所述的传输接口为一并列接口、或一串行接口、或一通用序列总线接口、或一集成电路之间序 列总线接口。
7. 根据权利要求1所述的烧录式系统芯片装置，其特征在于还包含一第二多任务器，是设置在所述的芯片的内部，所述的第二多任务器接收所述的非挥发 性内存的数据与所述的挥发性内存的数据，选择其中任一组数据输出至所述的微 控制器，其中，当所述的控制讯号被致能时，所述的第二多任务器是选择所述的 挥发性内存的数据输出至所述的微控制器。
8. —种烧录韧体的方法，其是通过上述的烧录式系统芯片装置实现的，其特 征在于其包含以下步骤建立一烧录式系统芯片装置与 一计算机主机之间的联机； 利用所述的计算机主机将一烧录程序代码存入所述的烧录式系统芯片装置中的一挥发性内存；当所述的计算机主机传入一预设指令时，将一控制讯号致能；以及当所述的控制讯号被致能时，依据所述的烧录程序代码将所述的烧录式系统 芯片装置在一正常模式运作时所需的韧体，存入所述的烧录式系统芯片装置中的 一非挥发性内存。
9. 根据权利要求8所述的烧录韧体的方法，其特征在于所述的联机方式为 一并列传输、或一串行传输、或一通用序列总线传输、或一集成电路之间序列总 线传输。
10. 根据权利要求8所述的烧录韧体的方法，其特征在于所述的非挥发性内 存为一闪存或一电子式可清除程序化只读存储器。
11. 根据权利要求8所述的烧录韧体的方法，其特征在于所述的挥发性内存 为一静态随机存取内存、或一动态随机存取内存、或一双倍数据传输率动态随机 存取内存。
12. —种烧录式系统芯片装置，可连接至一计算机主机以烧录所述的系统芯片 装置在一正常模式运作时所需的韧体，其特征在于其包含一传输与逻辑模块，用以接收所述的计算机主机所传入的一烧录程序代码； 一第一记忆装置，连接至所述的传输与逻辑模块，用以储存所述的烧录程序 代码；以及一微控制器，连接至所述的计算机主机并依据所述的烧录程序代码，用以烧录所述的烧录式系统芯片装置在一正常模式运作时所需的所述的韧体。
13. 根据权利要求12所述的烧录式系统芯片装置，其特征在于还包含一第二记忆装置，所述的第二记忆装置连接至所述的微控制器用以储存所述的韧体。
14. 根据权利要求12所述的烧录式系统芯片装置，其特征在于所述的第一 记忆装置是一挥发性内存。
15. 根据权利要求14所述的烧录式系统芯片装置，其特征在于所述的挥发 性内存为一静态随机存取内存、或一动态随机存取内存、或一双倍数据传输率动 态随一几存取内存。
16. 根据权利要求13项所述的烧录式系统芯片，其特征在于所述的第二记 忆装置是一非挥发性内存。
17. 根据权利要求16所述的烧录式系统芯片装置，其特征在于所述的非挥 发性内存是一闪存或一电子式可清除程序化只读存储器。
18. 根据权利要求12所述的烧录式系统芯片装置，其特征在于还包含一传 输接口 ，'所述的传输接口用以连结所述的烧录式系统芯片装置至所述的计算机主 机。
19. 根据权利要求18所述的烧录式系统芯片装置，其特征在于所述的传输 接口是一并列接口、或一串行接口、或一通用序列总线接口、或一集成电路之间 序列总线接口。
20. —种烧录一烧录式系统芯片装置所需的一韧体的方法，其特征在于其包 含以下步骤利用一计算机主机将一烧录程序代码存入所述的烧录式系统芯片装置中的一 第一内存；以及依据所述的烧录程序代码，利用所述的计算机主机将所述的烧录式系统芯片 装置所需的所述的韧体，存入所述的烧录式系统芯片装置中的一第二内存。
21. 根据权利要求20所述的烧录一烧录式系统芯片装置所需的一韧体的方法， 其特征在于所述的第一内存是一挥发性内存，且所述的第二内存是一非挥发性 内存。
全文摘要
本发明提供一种烧录式系统芯片装置。本发明与计算机主机建立联机后，利用原本就设置在烧录式系统芯片装置中的挥发性内存来暂存烧录程序代码，而且，在整个烧录韧体的过程中，完全不必使用到烧录器。因此，本发明不但节省了非挥发性内存与烧录器的硬件成本，而且，操作过程简单又方便。
文档编号G06F9/445GK101178657SQ20071016653
公开日2008年5月14日 申请日期2007年11月5日 优先权日2007年11月5日
发明者炉启彰, 蔡佩庭, 陈建洲 申请人:钰创科技股份有限公司