专利名称：一种终端扩展多串口的方法和装置的制作方法
一种终端扩展多串口的方法和装置
技术领域：
本发明涉及一种利用串口传输的数字电路技术，尤其是涉及一种串口扩展 的方法和装置。背景技术：
现有技术串口扩展装置和方法多是在系统处理器上，通过总线扩展多串口
接口，比如采用Philips或者是EXAR的串口扩展芯片来实现。现有技术串口服 务器设备也有通过USB接口或者以太网接口扩展，首先通过USB HUB或者Swi tch 来扩展多USB接口和以太网接口，然后通过桥芯片转为串口。另外一种方法就 是采用CPLD等可编程逻辑器件来实现。
例如，申请号为200710175545. 6，名称为串口复用的方法与装置的中国发 明专利提出了 一种串口复用的方法与装置，通过主控板的串口连接器实现跟所 有的业务板的串口进行通信，其实现方案具体是采用一逻辑器件，这个逻辑器 件可是FPGA,也可是CPLD，通过这个逻辑器件分别与主控板的串口、多业务板 的串口和串口连接器相连，并建立各个串口与逻辑器件中寄存器的值的对应关 系，接收到使用某个串口的命令时，根据对应关系设置寄存器的值为命令中指 定的串口对应的寄存器的值，根据设置的值接通相应的串口与串口连接器，以 此来实现串口的复用。
还有，申请号为200520032288, 7，名称为用于低速通信的多串行接口复用 电路的中国实用新型专利提出 一种扩展串行接口方案，也是通过CPLD可编程控 制逻辑芯片对内部串口进行复用扩展，提供一个多路输入选择机制，通过内部 逻辑的控制，决定具体的交换方式，能够提供二至四路串口的交换复用。
上述现有技术最大的缺点就是实现成本均相对过高，技术分散性和开发难 度较大。采用总线扩展或者CPLD等逻辑器件的方式实现多串口扩展的采购成本 相对较大，而且实现技术比较复杂，要求掌握的技术点多，开发难度较大，造 成浪费。例如在远程抄表、移动基站房内设备管理、水表应用等实时性要求不 高的行业中应用，仅需要中心提出数据交互需求就能完成的场合，无疑是资源 的严重浪费，增加无谓成本。上述扩展串口的技术方案都是在一种可编程的控制逻辑芯片的基础上实现的，用这种方法还有很大的局限性，首先方案在很大 程度上依靠软件的实现，由于软件存在的不稳定性，当软件运行出现故障时将
造成系统崩溃。使用可编程控制逻辑芯片技术分散性和实现难度较大，对FPGA 的实现编程存在风险。这在紧急情况下例如救突环境需要快速、大量部署多串 口设备的场合，技术人员不足，容易忙中出错，难以担当重任。
通过USB或者以太网等设备外部接口实现多串口扩展，其实现成本更大。
发明内容
为了解决现有技术实现成本高、技术分散性和开发难度较大的技术问题， 本发明提出了一种终端扩展多串口的方法和装置，只依靠简单的、成本低的分 立线性驱动器件来实现，易于快速、大量部署，技术更稳定。
本发明解决现有技术实现成本高、技术分散性和开发难度较大的技术问题 所采用的技术方案是提供一种终端扩展多串口的方法，其特征在于包括如下 步骤
(101) 定义CPU的GPIO资源来控制驱动设备的使能端；
(102) CPU自身的串口通道连接至驱动设备的1/0端口；
(103) 通过驱动设备隔离后的输入输出连接至物理电平转换芯片；
(104) 配置GPIO位来选通CPU串口连接至目的端口 。 根据本发明的一优选实施例，所述驱动设备是74LVC244。 根据本发明的一优选实施例，所述物理转换芯片是接口芯片或接口连接器。 根据本发明的一优选实施例，所述目的端口的对应地址是000至111的其
中之一。
本发明解决现有技术实现成本高、技术分散性和开发难度较大的技术问题 所采用的另一技术方案是提供一种终端扩展多串口装置，包括CPU，尤其是还包 括与所述CPU双向连接的多个扩展串口 。
根据本发明的一优选实施例，所述扩展串口包括多个物理电平转换芯片和 与之双向连接的驱动设备。
根据本发明的一优选实施例，所述驱动设备是7札VC244;所述物理电平转 换芯片是接口芯片或接口连接器。
根据本发明的一优选实施例，还包括译码器；所述译码器的输入端连接所述 CPU的GPIO 口 ，其输出端与所述驱动设备的使能端相连。
根据本发明的一优选实施例，所述译码器是3/8译码器。根据本发明的一优选实施例，所述驱动设备和所述接口芯片或接口连接器 分别有八个，对应相连。
本发明的有益效果是依靠硬件实现终端扩展多串口的方法和装置，稳定 性较强，故障概率较小，且一路故障其他线路仍能正常工作，更具稳定性。其 特点是依靠简单的、成本低、价格便宜的分立线性驱动器件来实现，成本更低， 无需复杂技术支持，紧急情况下例如救灾环境需要快速、大量部署多串口设备 的场合，更具有普遍适应性。
图1是本发明终端扩展多串口的方法的工作流程图； 图2是本发明终端扩展多串口装置的原理框图； 图3是本发明终端扩展多串口装置一个实施例的电原理图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
参见图l、图2，本发明解决现有技术实现成本高、技术分散性和开发难度 较大的技术问题所采用的技术方案是提供一种终端扩展多串口的方法，其特征 在于包括如下步骤
(101) 定义CPU的GPIO资源来控制驱动设备的使能端；
(102) CPU自身的串口通道连接至驱动设备的1/0端口；
(103) 通过驱动设备隔离后的输入输出连接至物理电平转换芯片；
(104) 配置GPIO位来选通CPU串口连接至目的端口 。 根据本发明的一优选实施例，所述驱动设备是74LVC244。
根据本发明的一优选实施例，所述物理转换芯片是接口芯片或接口连接器。 根据本发明的一优选实施例，所述目的端口的对应地址是000至111的其 中之一。
本发明解决现有技术实现成本高、技术分散性和开发难度较大的技术问题 所采用的另一技术方案是提供一种一种终端扩展多串口装置，包括CPUl,尤其 是还包括与所述CPU 1双向连接的多个扩展串口。
根据本发明的一优选实施例，所述扩展串口包括多个物理电平转换芯片4 和与之双向连接的驱动i殳备3。
根据本发明的一优选实施例，所述驱动设备是74LVC244;所述物理电平转换芯片4是接口芯片或接口连接器。
根据本发明的一优选实施例，还包括译码器2;所述译码器2的输入端连接 所述CPU 1的GPI0口，其输出端与所述驱动设备3的使能端相连。
根据本发明的一优选实施例，所迷译码器2是3/8译码器。
根据本发明的一优选实施例，所述驱动设备3和所述接口芯片或接口连接器 4分别有八个，对应相连。
参见图2，分立线性驱动器件74LVC244 31与接口芯片/接口连接器41， 74LVC244 32与接口芯片/接口连接器42, 7札VC244 38与接口芯片/接口连接器 48以及其它分立线性驱动器件7札VC244与接口芯片/接口连接器分别对应相连， 组成8组，所述分立线性驱动器件74LVC244 31、 74LVC244 32以及74LVC244 38 分别与3/8译码器相连，实现多接口扩展。
实用中，本发明结合一款简单的8位单片机来阐述具体的实现方法。通过控 制8位单片机处理器，即图2和图3中的CPU自身的通用IO口 (GPIO)来作为选通 控制74LVC244等分立线性驱动器件，如果CPU自身的可利用GPIO资源有限，可通 过比如74LVC138 (3/8译码器)等多路转换器来扩展资源。CPU自身的一路串口 通道连接至74LVC244设备的收发一侧，另一侧输入输出连结至接口电平转换芯 片或驱动芯片，实现对外的物理连接。
如图1所示，首先定义好CPU的GPIO口，设定GPIO口为输出状态，选择采用 3/8译码器来扩展输出，节省CPU自身IO口资源。
定义3个通用I0口输出为000、 001、 010、 011、 100、 101、 110、 111，分别 标识各个对应的串口扩展地址。
当GPIO输出值为OOO时，经译码器转换后输出YO为低电平，其他Y1至Y7为输 出高电平，以此类推，当选者GPIO输出为001时，对应Y1为低电平，其他端口输 出为高电平。
将Y0至Y7连接至各74LVC244的设备使能脚，确定为低电平使能有效。当选 定GPIO输出为GOO时，经译码器输出后YO为低电平，此时即选通所连接的驱动器 件，使能其有效。其他接口以此类推。
如图3所示，根据线性驱动分立器件的特性，有两路独立使能控制部分，分 别对应关系为1A1 ~ 1A4, 1Y1 1Y4; 2A1 ~ 2A4, 2Y1 ~ 2Y4; EN1和EN2.其中A、 Y 分别为线性输入输出脚，EN为使能端口，低电平有效。等控制选择YO输出低电 平时，使能一路线性驱动，例如使能EN1为低电平，此时输入A与输出Y的逻辑关 系为1Y1-1A1， 1Y2-1A2， 1Y3-1A3， 1Y4-1A4。将CPU自身串口的基本通讯链路TXD、 RXD分别连结至各个分立的线性驱动芯 片部分，例如TXD连结至1A1， RXD连结至1Y2，考虑增加流控功能，按照同样的 方法，增加连接RTS至相同部分的其他空余线性链路上即可，此例为将RTS连结 至1A3， CTS连结至1Y4.此例中1Y1为经过分立器件隔离后输出的串口数据发送^: TXDO， 1A2为对应的接口电平转换芯片输出的外部设备数据发送，对应此为RXDO.
CPU输出的串口数据TTL电平经接口芯片转化为通讯RS2 32电平后通过物理 连接端子与外部设备相连，实现物理意义上的数据通讯。
本专利的关键点是实现了一种终端扩展多串口的方法和装置，其中发明提 到的串口不局限于232、 484、 422、 TLL中的一种。整体方案是通过一些简单的、 价格低廉的分立线性驱动芯片来实现的，技术方案简洁，解决同样的技术问题 更具实用性。本发明要保护的就是用简单的分立线性驱动芯片来实现分时扩展, 以及实现串口扩展的电路连接方法。
本发明针对实现成本和技术实现难易程度上，提出特别适合在采用低端处 理器实现串口或者RS485接口通讯基础上，实现串口的复用。
本发明的实现方案是依靠硬件的实现，稳定性较强， 一般情况下出现故障 的几率较小，且一路故障其他线路仍能正常工作，因此更具稳定性。除此之外， 我们的实现方案中只是依靠简单的、成本低、价格便宜的分立线性驱动器件来 实现，比使用可编程控制逻辑芯片成本更低，技术更简洁，
上述的详细描述^f又是示范性描述，本领域技术人员在不脱离本发明所保护 的范围和精神的情况下，可根据不同的实际需要做出各种具体变换和推演，仍 属于本发明的保护范围。
权利要求
1.一种终端扩展多串口的方法，其特征在于包括如下步骤(101)定义CPU的GPIO资源来控制驱动设备的使能端；(102)CPU自身的串口通道连接至驱动设备的I/O端口；(103)通过驱动设备隔离后的输入输出连接至物理电平转换芯片；(104)配置GPIO位来选通CPU串口连接至目的端口。
2. 根据权利要求1所述的终端扩展多串口的方法，其特征在于 所述驱动设备是7札VC244。
3. 根据权利要求2所述的终端扩展多串口的方法，其特征在于 所述物理转换芯片是接口芯片或接口连接器。
4. 根据权利要求3所述的终端扩展多串口的方法，其特征在于 所述目的端口的对应地址是000至111的其中之一。
5. —种终端扩展多串口装置，包括CPU(l),其特征在于 还包括与所述CPU (1)双向连接的多个扩展串口 。
6. 根据权利要求5所述的终端扩展多串口装置，其特征在于 所述扩展串口包括多个物理电平转换芯片(4)和与之双向连接的驱动设备 (3)。
7. 根据权利要求6所述的终端扩展多串口装置，其特征在于 所述驱动设备是74LVC244;所述物理电平转换芯片(4)是接口芯片或接口连接器。
8. 根据权利要求7所述的终端扩展多串口装置，其特征在于 还包括译码器(2);所述译码器(2)的输入端连接所述CPU (1)的GPIO 口 ，其输出端与所述驱动设 备(3)的使能端相连。
9. 根据权利要求8所述的终端扩展多串口装置，其特征在于 所述译码器(2)是3/8译码器。
10. 根据权利要求9所述的终端扩展多串口装置，其特征在于 所述驱动设备(3)和所述接口芯片或接口连接器(4)分别有8个，对应相连。
全文摘要
本发明涉及一种利用串口传输的数字电路技术，尤其是涉及一种串口扩展的方法和装置。本发明一种终端扩展多串口的方法，包括如下步骤(101)定义CPU的GPIO资源来控制驱动设备的使能端；(102)CPU自身的串口通道连接至驱动设备的I/O端口；(103)通过驱动设备隔离后的输入输出连接至物理电平转换芯片；(104)配置GPIO位来选通CPU串口连接至目的端口。本发明一种终端扩展多串口装置，包括CPU，尤其是还包括与所述CPU双向连接的多个扩展串口。本发明的有益效果是依靠硬件实现终端扩展多串口的方法和装置，稳定性较强，故障概率较小，且一路故障其他线路仍能正常工作，更具稳定性。
文档编号G06F13/40GK101303680SQ200810067770
公开日2008年11月12日 申请日期2008年6月17日 优先权日2008年6月17日
发明者波 冯 申请人:深圳市宏电技术股份有限公司