专利名称：图像处理电路的制作方法
技术领域：
本发明涉及进行细线化处理等的图像处理电路中的运算处理的高速化。
背景技术：
图2是表示以往的图像处理电路的概略结构图，图3是表示图2的 图像处理的 一个示例的说明图。
该图像处理电路为了从利用例如扫描仪等读取到的指纹的图像数据 中提取其特征点，进行用于根据该图像数据生成沿着指纹的谷的细线图 像的处理。图像处理电路如图2所示，由图像处理模块1和存储器2构 成。图像处理模块1进一步由进行细线化处理的运算部la、判定满足预 定条件的细线化是否已完成的结束判定部lb、以及未图示的用于进行整 体控制的控制部等构成。
存储器2如图3所示，最初存储有利用扫描仪读取到的指纹的图像 数据，随后用于由图像处理模块1的运算部la按照以构成图像的行为单 位读出，并逐次重新存储进行细线化处理后的结果的作业，最后用于存 储细线化后的处理结果的图像数据。
以下，对动作进行说明。
在开始细线化处理之前，先将利用扫描仪等读取到的指纹的图像数 据存储到存储器2中。该图像数据如图3所示，例如是指纹的脊的部分 是白像素、谷的部分是黑像素的二值数据，黑像素的部分具有某种程度 的宽度。细线化处理是为了提取指纹的特征点而将黑像素变更为白像素 以使黑像素的部分成为1条连续的细曲线的处理。
运算部la在利用从控制部等给出的启动信号STA而启动后，首先， 从存储器2读出行1 行3的图像数据，根据这三行的图像数据进行中央行、即行2的细线化处理。其处理结果被写回存储器2的行2中。此时，
行1和行3的图像数据未作更新。
接着，运算部la从存储器2读出行2 行4的图像数据，根据这三 行的图像数据进行中央行、即行3的细线化处理。其处理结果被写回存 储器2的行3中。此时，行2和行4的图像数据未作更新。
将这样的处理依次进行到图像数据的结尾行(在图3的示例中是行 100)。由此，存储在存储器2中的图像数据的第1次画面处理结束，除 了行1和行100以夕卜，行2 行99的图像数据被置换成第1次处理结果。
图3表示针对行i (其中，i=2 99)的第j (其中，j=l， 2，…)次 细线化处理。即，在存储器2中存储有进行第j次细线化处理后的行1 行i一l的图像数据1 (j) i一1 (j)、和进行截止到第j —1次细线化处 理后的行i 行100的图像数据i (j一1) 100 (j — l)。运算部la从存 储器2读出行i一l的图像数据i一l (j)、行i的图像数据i (j一l)、以及 行i+l的图像数据i+l (j — l)，根据这三个图像数据生成行i的细线化 后的图像数据i (j)。所生成的图像数据i (j)被作为存储器2的行i的 图像数据写回。
在第1次画面处理结束后，由结束判定部lb判定预先设定的条件下 的细线化是否已完成，输出其判定结果的判定信号RES。在不满足条件 的期间，使用存储在存储器2中的图像数据由运算部la进行第2次、第 3次、…的画面处理。
并且，在输出表示条件已满足的判定信号RES时，该图像处理模块 1的动作结束，作为处理结果将细线化处理已完成的图像数据保持到存储 器2中。日本特开2000-20693号公报
然而，在以往的图像处理电路中，如第1次画面处理结束后再开始 第2次画面处理、第2次画面处理结束后再开始第3次画面处理那样逐 次进行处理，因此，存在完成细线化处理需要较长时间的课题
发明内容
本发明的目的在于，实现图像处理电路中的运算处理的高速化。 本发明提供一种图像处理电路，其重复进行依次启动第1个 第N
(其中，N是2以上的整数)个图像处理模块的动作直到满足预定的结
束条件为止，上述图像处理模块进行如下处理，即，从存储有依次排列 多个图像数据而构成的1个画面的量的图像信息的存储器中，依次读出 构成其一部分的多个图像数据进行运算，并将运算结果的图像数据写回
到该存储器，其特征在于，第1个 第N个图像处理模块以如下方式构成。
艮P，第l个图像处理模块具有运算部，其根据来自外部的启动信
号或者上述第N个图像处理模块的结束信号而开始动作，从上述存储器 依次读出多个图像数据进行运算，并将运算结果写回到该存储器；以及
运算计数器，其对该运算部的运算次数进行计数，在该存储器中用于由 下一个图像处理模块开始处理的图像数据已齐备的时刻，对下一个图像 处理模块输出结束信号。
第2个以后的图像处理模块具有运算部，其根据前一个图像处理
模块的结束信号而开始动作，从上述存储器依次读出多个图像数据进行
运算，并将运算结果写回到该存储器；以及运算计数器，其对该运算部 的运算次数进行计数，在该存储器中用于由下一个图像处理模块开始处 理的图像数据已齐备的时刻，对下一个图像处理模块输出结束信号。
并且，第N个图像处理模块具有运算部，其根据前一个图像处理
模块的结束信号而开始动作，从上述存储器依次读出多个图像数据进行
运算，并将运算结果写回到该存储器；以及结束判定部，其在该运算部 的处理结束后判定是否已满足预定的完成条件，在尚未满足时对上述第1 个图像处理模块输出结束信号，在已满足时输出表示处理已完成的完成 信号。
根据本发明，使用第1个 第N个的多个图像处理模块，根据处理 的进展依次启动这些图像处理模块，其中，上述多个图像处理模块分别 从存储有由多个图像数据构成的1个画面的量的图像信息的存储器中， 依次读出构成其一部分的图像数据进行处理。因此，能够由多个图像处理模块并行处理，具有能够实现运算处理的高速化的效果。
图1是表示本发明的实施例1的图像处理电路的概略结构图。 图2是以往的图像处理电路的概略结构图。
图3是表示图2的图像处理的一个示例的说明图。 图4是表示图1的动作的说明图。
图5是表示本发明的实施例2的图像处理电路的动作的说明图。 图6是表示本发明的实施例3的图像处理电路的概略结构图。
具体实施例方式
通过参照附图对以下优选实施例的说明来使本发明的上述以及其他 目的和新的特征变得更加清楚。但是，附图仅用于解释而并非用于限定 本发明的范围。
图1是表示本发明的实施例1的图像处理电路的概略结构图。 该图像处理电路与以往的图2相同，为了从利用例如扫描仪等读取
到的指纹的图像数据中提取其特征点，进行根据该图像数据生成沿着指
纹的谷的细线图像的处理。
图像处理电路由图像处理模块10、 20和双端口存储器30构成。图
像处理模块10由从双端口存储器30读出图像数据并进行细线化处理的 运算部ll、计数运算到图像数据内的第几行的计数器12、以及未图示的 控制部等构成。该图像处理模块IO例如根据从未图示的控制部给出的启 动信号STA而开始动作，在针对图像数据的预定行的细线化处理结束后， 向图像处理模块20给出结束信号FIN1，并且，在从该图像处理模块20 给出结束信号FIN2后，开始下一次的画面处理。
此外，图像处理模块20由从双端口存储器30读出图像数据并进行 细线化处理的运算部21、判定满足预定条件的细线化是否已完成的结束 判定部22、以及未图示的控制部等构成。该图像处理模块20根据来自图像处理模块10的结束信号FIN1开始动作，在1个画面的量的细线化处 理结束后，向图像处理模块10给出结束信号FIN2，并且，输出表示满足 预定条件的细线化是否已完成的判定信号RES。
双端口存储器30是构成为能够在任意的定时从独立的两个端口自 由地进行读写访问的存储器，最初存储有由未图示的扫描仪等读取到的 指纹的图像数据。随后，双端口存储器30用于由图像处理模块10、 20 的运算部ll、 21按照构成图像的行单位读出，并逐次重新存储进行细线 化处理后的结果的作业，最后存储细线化后的处理结果的图像数据。
图4是表示图1的动作的说明图。以下，参照该图4来说明图1的 动作。另外，在此将图像数据的行数设为10。
在开始细线化处理之前，先将利用扫描仪等读取到的指纹的图像数 据存储到双端口存储器30中。
在图像处理模块IO利用启动信号STA启动后，图像处理模块10的 运算部11首先从双端口存储器30读出行1 行3的图像数据，根据这三 行的图像数据进行中央行、即行2的细线化处理。其处理结果被写回双 端口存储器30的行2中。此时，行1和行3的图像数据未作更新。由于 行2的处理已结束，因此对运算计数器12设置"2"。
接着，运算部11从双端口存储器30读出行2 行4的图像数据，根 据这三行的图像数据进行中央行、即行3的细线化处理。其处理结果被 写回双端口存储器30的行3中。此时，行2和行4的图像数据未作更新。
在此由于行3的处理已结束，因此运算计数器12增加1而被设置为 "3"。在运算计数器12被设置为"3"时，图像处理模块20的处理所需 的数据已齐备，因此，从图像处理模块10向该图像处理模块20输出结 束信号FIN1。图像处理模块10的运算部11接着开始针对行4的细线化 处理。
另一方面，被图像处理模块10给出结束信号FIN1的图像处理模块 20从双端口存储器30读出行1 行3的图像数据，开始行2的细线化处 理。此时，从双端口存储器30读出的行1 行3的图像数据，是由图像 处理模块10结束第1次细线化处理后的图像数据。因此，由图像处理模块20开始第2次细线化处理。
通过图像处理模块20得到的处理结果被写回双端口存储器30的行 2中。与此同时由图像处理模块10进行的针对行4的第1次细线化处理 的结果被写回双端口存储器30的行4中。
这样，在图像处理模块20中，比图像处理模块IO延迟两行，依次 进行第2次细线化处理。
图像处理模块10在针对行9的第1次细线化处理结束的时刻暂时停 止动作。另一方面，图像处理模块20将动作一直持续到针对行9的第2 次细线化处理结束。然后，在针对行9的第2次细线化处理结束的时刻， 图像处理模块20的结束判定部22启动，输出表示满足预定条件的细线 化是否已完成的判定信号RES。
如果预定的细线化已完成，则图像处理模块IO、 20的动作结束。在 判定为细线化尚未完成时，从图像处理模块20向图像处理模块10输出 结束信号FIN2。由此，开始由图像处理模块10进行第3次画面处理。
这样，比图像处理模块IO延迟两行，由图像处理模块20并行进行 画面处理，每当图像处理模块20进行的画面处理结束时，判定细线化是 否已完成。并且，在满足预定条件的细线化已完成时，输出表示该意思 的判定信号RES，细线化处理结束。
如上所述，根据本实施例1的图像处理电路，具有进行第i(其中， i是奇数)次画面处理的图像处理模块10、和延迟两行而进行第i + l次 画面处理的图像处理模块20这两个图像处理模块，大致并行地进行画面 处理，因此，具有能够将处理时间大致减半的优点。
图5是表示本发明的实施例2的图像处理电路的动作的说明图。 本实施例2的图像处理电路与图1大致相同。但是，在实施例1的 图像处理模块10中，仅在行2的处理结束时对图像处理模块20输出结 束信号FIN1，但在本实施例2中，在各行的处理结束时将其行序号(运 算计数器12的计数值)作为结束信号FIN1输出。另一方面，在图像处 理模块20中，构成为根据从图像处理模块10给出的结束信号FIN1所示的行序号，开始相应行的处理。其他结构与实施例l相同。
由此，在实施例1的情况下，需要预先使图像处理模块10、 20的各 行的处理时间相同而不论图像数据的内容，在本实施例2中，可采用处 理时间根据图像数据而不同的电路。
因此，在本实施例2中，通过采用例如不进行白像素集中部分的处
理等、可根据图像数据縮短处理时间的电路，具有与实施例1相比能够 进一步縮短处理时间的优点。
图6是表示本发明的实施例3的图像处理电路的概略结构图，对与 表示实施例1的图1中的要素共同的要素标注共同的符号。
该图像处理电路由图像处理模块10A、 20A和存储器30A构成。图 像处理模块10A由从存储器30A读出图像数据并进行细线化处理的运算 部ll、对己运算到图像数据内的第几行进行计数的计数器12、判定满足 预定条件的细线化是否己完成的结束判定部13、以及未图示的控制部等 构成。
图像处理模块10A根据启动信号STA而开始动作，在针对图像数据 的预定行的细线化处理结束后，向图像处理模块20A给出结束信号FIN1， 在1个画面的量的细线化处理结束后，输出表示满足预定条件的细线化 是否已完成的判定信号RES1。此外，在细线化尚未完成时，图像处理模 块10A等待来自图像处理模块20A的结束信号FIN2，开始下一次的画面 处理。
并且，该图像处理模块10A在从图像处理模块20A输入访问存储器 30A的请求信号REQ后，如果尚未进行针对该存储器30A的读写，则输 出确认访问存储器的肯定应答信号ACK。
另一方面，图像处理模块20A具有从存储器30A读出图像数据进 行细线化处理的运算部21、判定满足预定条件的细线化是否已完成的结 束判定部22、以及未图示的控制部等。该图像处理模块20A根据来自图 像处理模块10A的结束信号FIN1开始动作，在1个画面的量的细线化处 理结束后，向图像处理模块10给出结束信号FIN2，并且，输出表示满足预定条件的细线化是否已完成的判定信号RES2。
并且，该图像处理模块20A构成为在需要读写访问存储器30A时， 向图像处理模块10A输出请求信号REQ，等待来自图像处理模块10A的 肯定应答信号ACK，从而进行针对该存储器30A的访问。
另外，存储器30A是利用公共的总线连接在图像处理模块IOA、 20A 之间的普通的单端口存储器，最初存储有利用未图示的扫描仪读取到的 指纹的图像数据。随后，存储器30A被用于由图像处理模块IOA、 20A 的运算部ll、 21按照构成图像的行单位读出，并逐次重新存储进行细线 化处理后的结果的作业，最后存储细线化后的处理结果的图像数据。
该图像处理电路中的主图像处理动作，即，利用进行第i (其中，i 是奇数)次画面处理的图像处理模块IOA、和延迟两行而进行第i+l次 画面处理的图像处理模块20A这两个图像处理模块大致并行地进行两次 画面处理，与在实施例1中说明的一致。但是，在第i次画面处理结束后 还从图像处理模块10A的结束判定部13输出表示满足预定条件的细线化 是否已完成的判定信号RES1这一点是不同的。
并且，图像处理模块10A在从图像处理模块20A输入请求信号REQ 后，如果尚未对存储器30A进行访问则输出肯定应答信号ACK。随后， 在截止到请求信号REQ停止的期间，连续输出肯定应答信号ACK。禁止 图像处理模块10A对存储器30A进行访问。
另一方面，图像处理模块20A在需要对存储器30A进行访问时，向 图像处理模块20A输出请求信号REQ，等待来自图像处理模块IOA的肯 定应答信号ACK，开始对存储器30A进行访问。在对存储器30A进行访 问的过程中，图像处理模块20A继续输出请求信号REQ，在访问结束后 停止请求信号REQ。
如上所述，根据本实施例3的图像处理电路，在两个图像处理模块 IOA、 20A上分别设置结束判定部13、 22，因此，除了与实施例1相同 的优点之外，还具有能够更快地检测细线化处理的结束的优点。
并且，在图像处理模块IOA、 20A之间采用用于防止存储器访问竞 争的利用请求信号REQ和肯定应答信号ACK.进行的信号交换(handshake),因此，具有无需使用复杂的双端口存储器而能够使用普通 的存储器的优点。
另外，本发明不限于上述实施例，可进行各种变形。作为该变形例， 例如存在以下的(a) (e)的方式。
(a) 以针对指纹的图像数据的细线化处理为例进行了说明，但也可 同样适用于例如文字识别等针对其他图像数据的处理。
(b) 在实施例3的结构中，还可如实施例2那样进行按照处理行单 位输出结束信号FIN1的动作。
(c) 还能够设置3个以上的图像处理模块进行大致并行的处理。在 该情况下，例如在图1中，在图像处理模块10、 20之间设置中间图像处 理模块，将图像处理模块20的结束信号FIN2给与到图像处理模块10即 可。
(d) 在运算部11、 21中，使用连续的三行图像数据进行处理，但 不限于三行，也可适用于使用多行图像数据的处理。此外，不限于处理 对象的行连续的图像数据，例如也可以间隔1行。并且，处理对象的图 像数据不限于以行为单位，也可以是纵和横的像素由几个像素构成的正 方形或者长方形的块单位。
(e) 在结束判定部13、 22中，将预定的细线化状态已实现作为结 束的判定条件，但判定条件是任意的。例如可以将重复了预先设定的次 数作为判定条件。
权利要求
1.一种图像处理电路，其重复进行依次启动第1个～第N(其中，N是2以上的整数)个图像处理模块的动作直到满足预定的结束条件为止，上述图像处理模块进行如下处理，即，从存储有依次排列多个图像数据而构成的1个画面的量的图像信息的存储器中，依次读出构成其一部分的多个图像数据进行运算，并将运算结果的图像数据写回到该存储器，其特征在于，上述第1个图像处理模块具有运算部，其根据来自外部的启动信号或者上述第N个图像处理模块的结束信号而开始动作，从上述存储器依次读出多个图像数据进行运算，并将运算结果写回到该存储器；以及运算计数器，其对该运算部的运算次数进行计数，在该存储器中用于由下一个图像处理模块开始处理的图像数据已齐备的时刻，对下一个图像处理模块输出结束信号，上述第2个以后的图像处理模块具有运算部，其根据前一个图像处理模块的结束信号而开始动作，从上述存储器依次读出多个图像数据进行运算，并将运算结果写回到该存储器；以及运算计数器，其对该运算部的运算次数进行计数，在该存储器中用于由下一个图像处理模块开始处理的图像数据已齐备的时刻，对下一个图像处理模块输出结束信号，上述第N个图像处理模块具有运算部，其根据前一个图像处理模块的结束信号而开始动作，从上述存储器依次读出多个图像数据进行运算，并将运算结果写回到该存储器；以及结束判定部，其在该运算部的处理结束后判定是否已满足预定的完成条件，在尚未满足时对上述第1个图像处理模块输出结束信号，在已满足时输出表示处理已完成的完成信号。
2. —种图像处理电路，其重复进行如下处理直到满足预定条件为止，该处理为从存储有依次排列N (其中，N是3以上的整数)个图像数据 而构成的1个画面的量的图像信息的存储器中，依次读出连续的m (其 中，m是大于等于2且小于N的整数)个图像数据进行运算，并将运算 结果的图像数据写回到该存储器，其特征在于，上述图像处理电路具有进行第i (其中，i是从1开始的奇数)次画 面处理的第1图像处理模块、和进行第i + l次画面处理的第2图像处理 模块，上述第1图像处理模块具有第1运算部，其对1个画面的量的图像数据进行如下处理，即，根 据来自外部的启动信号或者来自第2图像处理模块的第2结束信号而开 始第i次画面处理，从上述存储器依次读出连续的m个图像数据进行运 算，并将运算结果写回到该存储器；以及运算计数器，其针对上述第1运算部的第i次画面处理对运算次数 进行计数，在上述存储器中用于由上述第2图像处理模块开始第i + l次 画面处理的图像数据已齐备的时刻，输出第1结束信号，上述第2图像处理模块具有第2运算部，其对1个画面的量的图像数据进行如下处理，即，根 据上述第1结束信号而开始第i+l次画面处理，从上述存储器依次读出 连续的m个图像数据进行运算，并将运算结果写回到该存储器；以及结束判定部，其在上述第i+l次画面处理结束后判定上述存储器的 图像数据是否已满足预定条件，在尚未满足时输出上述第2结束信号， 在已满足时输出表示处理已完成的完成信号。
3. 根据权利要求2所述的图像处理电路，其特征在于，上述第1图像处理模块具有结束判定部，该结束判定部在上述第i 次画面处理结束后判定上述存储器的图像数据是否己满足预定条件，在 尚未满足时输出上述第1结束信号，在己满足时输出表示处理已完成的 完成信号。
4. 根据权利要求2或3所述的图像处理电路，其特征在于，上述第1图像处理模块和上述第2图像处理模块为了防止针对上述 存储器的访问竞争而进行信号交换。
5. 根据权利要求1 3中的任意一项所述的图像处理电路，其特征 在于，在上述存储器中存储有由多行构成的图像数据组成的图像信息，上 述各个图像处理模块从该存储器依次读出连续的三行图像数据迸行运 算，计算针对其中央行的新的图像数据并写回到该存储器。
6. 根据权利要求4所述的图像处理电路，其特征在于，在上述存储器中存储有由多行构成的图像数据组成的图像信息，上 述各个图像处理模块从该存储器依次读出连续的三行图像数据进行运 算，计算针对其中央行的新的图像数据并写回到该存储器。
7. 根据权利要求5所述的图像处理电路，其特征在于， 存储在上述存储器中的图像信息是指纹的图像，上述各个图像处理模块进行的运算是细线化处理。
8. 根据权利要求6所述的图像处理电路，其特征在于， 存储在上述存储器中的图像信息是指纹的图像，上述各个图像处理模块进行的运算是细线化处理。
全文摘要
一种图像处理电路。其课题在于，实现图像处理电路运算处理的高速化。图像处理模块(10)根据启动信号(STA)而开始动作，在针对双端口存储器(30)中的图像数据的预定行(例如第3行)的细线化处理结束后，输出结束信号(FIN1)。图像处理模块(20)根据结束信号(FIN1)而开始动作，在1个画面的量的细线化处理结束后，判定满足预定条件的细线化是否已完成，如果已完成则输出表示该意思的判定信号(RES)。如果尚未完成则输出结束信号(FIN2)。图像处理模块(10)在被给出结束信号(FIN2)后，开始下一次画面处理。由此，由图像处理模块(10)进行第1、3、5、…画面的图像处理，与之大致并行地，由图像处理模块(20)进行第2、4、6、…画面的图像处理。
文档编号G06T1/20GK101308569SQ20081008662
公开日2008年11月19日 申请日期2008年3月21日 优先权日2007年5月18日
发明者薮下敦士 申请人:冲电气工业株式会社