Oob(带外)检测电路及串行ata系统的制作方法

专利名称：Oob(带外)检测电路及串行ata系统的制作方法
技术领域：
本发明涉及主机和设备中的OOB(带外)检测电路，以及使用 串行高级技术附件(SATA)的系统。
背景技术：
在作为计算机主机与设备之间的通信标准的串行高级技术附件 (下称SATA)中，当主机和设备由返回功率消耗的功率管理状态(称 为PM方式或者PM状态)恢复或进行复位时，专用模式(OOB模 式)由主机或设备传输到另一侧。接收者必须认识所传输的模式为 OOB模式。
通过检测脉冲串(burst )周期和间隔(space )周期(静噪(squelch ) 周期)，来检测00B信号。在日本未经审查的专利公开No. 2007-4587 (专利文件1 )的图7中披露了常规OOB检测电路的结构。

发明内容
如专利文件1中所述，OOB信号检测电路配置为模拟电路。存 在这种情况，由于晶片工艺、温度、电源电压的变化，使得特征波 动，并且模拟电路不满足由SATA预定的信号确定的标准。这造成 了产品产率的恶化。
实现本发明以解决这种问题，本发明的目的是提供一种OOB检 测电路，能够执行精确信号检测，防止产品产率的恶化。本发明的第一实施例中，OOB检测电路中具有自调整机构，包 括用于调整幅度确定电路和时间确定电路的特征的调整机构，以及 用于检测幅度确定电路和时间确定电路的输出并控制调整才几构的反
馈机构。
根据该实施例，即使在作为模拟电路的幅度确定电路和时间确定 电路中发生特征波动的情况下，也可以通过自调整机构设置其中由 反馈控制吸收波动的阈值和响应时间。这样，可以获得能够进行精 确信号确定并防止产品产率的恶化的O O B枱，观'J电。


图1是示出主机与设备之间连接关系的图； 图2是示出OOB模式的信号波形的图； 图3是示出OOB模式的静噪间隔的时间规范的图； 图4是示出OOB检测电路的结构的框图； 图5是示出与OOB检测电路的信号幅度有关的规范的图； 图6是示出OOB检测电路的静噪间隔的时间的规范的图； -图7是示出本发明第一实施例的具有自调整机构的幅度确定电
路的结构的框图8是示出本发明第一实施例的具有自调整机构的时间确定电
路的结构的框图9是示出本发明第一实施例的具有自调整机构的时间确定电
路的信号波形的图10是示出作为本发明第二实施例的SATA系统的结构的框
图ll是时间图，用于解释作为本发明第二实施例的SATA系统 的操作；
图12是示出作为本发明第三实施例的SATA系统的结构的框
图13是时间图，用于解释作为本发明第三实施例的SATA系统的操作。
具体实施例方式
背景技术：
的描述
在解释本发明之前，将参考图1至图6，描述SATA中OOB信 号检测的背景技术。
图1是示出主机HS与设备DV之间连接关系的图，概要地示出 OOB模式由主机HS输出到设备DV的状态。主机HS相当于计算机 的主板或类似物，设备DV相当于硬盘驱动器(HDD)或DVD (数 字万用盘)驱动器。
SATA进行+/-微分信号的通信。主机HS和设备DV中的每个具 有四个端口， Tx+端口、 Tx-端口、 Rx+端口和Rx-端口。 Tx+端口和 Tx-端口是发射侧端口 ， Rx+端口和Rx-端口是接收侧端口 。
图2是示出OOB模式的图，其中微分信号幅度较小的静噪间隔 (时间T2)与幅度较大的脉沖串间隔(时间T1)交替地重复出现。
图3示出了对于各种OOB模式中的每一个，脉冲串间隔和静噪 间隔的时间Tl和T2的标准。
有三种OOB模式，COMWAKE、 COMINIT和COMRESET。当 需要由PM方式复位时，从主机或设备向另一侧输出COMWAKE。 在需要从设备向主机硬件复位的情况中，输出COMINIT。当主机需 要复位设备的硬件时，输出COMRESET。
如图3中所示，在COMWAKE情况下，时间Tl和T2中的每一 个都是106.7 ns。在COMINIT和COMRESET中，时间Tl为106.7 ns, 时间T2为320 ns。
图4示出了在接收侧用于识别OOB模式的OOB检测电路的结 构。OOB检测电路具有幅度确定电路1,用于确定静噪间隔和脉冲 串间隔，以及时间确定电路2，用于确定静噪间隔的时间。
如图4中所示，OOB模式通过Rx+端口和Rx-端口输入到幅度 确定电^各1。在进行了幅度确定之后，通过时间确定电^各2,确定
6COM WAKE 、 COMINIT和COMRESET中的任一个。
在幅度确定电路1和时间确定电路2中，存在用于确定OOB才莫 式的标准值。图5和图6示出了这些标准值。
如图5中所示，必然检测为脉冲串的幅度范围是200 mVppd或 更高。可能确定为脉沖串或静噪的幅度范围是75 mV或更高但小于 200 mV。必然确定为静噪的幅度范围是小于75 mVppd。 "ppd"表示 峰间微分(peak to peak differential),是微分信号的信号幅度的单位。
如图6中所示，在COMWAKE的静噪时间标准中，可能确定为 COMWAKE的4争，噪时间是35 ns或更长j旦小于175 ns。必然确定为 COMWAKE的静噪时间是101.3 ns或更长但小于112 ns。不会确定 为COMWAKE的静噪时间是小于35 ns以及175 ns或更长。
在COMINIT和COMRESET的,争噪时间标准中，可能确定为 COMINIT/COMRESET的静噪时间是175 ns或更长但小于525 ns。 必然确定为COMINIT/COMRESET的静噪时间是304 ns或更长^f旦小 于336 ns。不会确定为COMINIT/COMRESET的静噪时间是小于175 ns以及525 ns或更长。
在设备DV中，由于存在参考时钟在PM状态下也必须停止的情 况，因此幅度确定电路1和时间确定电^各2中的每个必须要由才莫拟 电路配置。
本发明的技术构思
如上所述，幅度确定电路1和时间确定电路2中的每个必须要 由不需要参考时钟的模拟电路形成。存在由于特征波动而不满足由 SATA确定的信号确定标准的情况。本发明的技术构思是提供一种用 于调整OOB4企测电3各中幅度确定电i 各1和时间确定电^各2的电^各特 征的调整机构(下称调整寄存器)，以及在电路中还提供一种根据 检测结果控制调整机构的反馈机构，由此自动地调整调整寄存器， 使得电路特征波动满足标准。下面将描述实施例。A.第一实施例
A-l.幅度确定电路的自调整机构
图7是示出作为本发明第一实施例的OOB检测电路100的结构 的框图，特别示出了幅度确定电路1的自调整机构。
如图7所示，Rx+端口和Rx-端口分别通过信号通道Pl和P2连 接到幅度确定电路1。在信号通道P1与地GND之间，接入开关SW1A 和终端电阻器RTA。在信号通道P2与地GND之间，接入开关SW1B 和终端电阻器RTB。
信号通道Pl和P2分别通过开关SW2A和SW2B连接到DC幅 度生成电路10。
DC幅度生成电路IO具有电压发生器VG和选择器开关SL,电 压发生器VG用于通过由多个电阻器R1将电源VCC与地GND之间 的电压进行划分来产生各种电压，选择器开关SL用于将由电压发生 器VG产生的电压选择地输出到信号通道Pl或P2。由存储在DC幅 度调整电阻器11中的数据，进行选择器开关SL的设置。
特征调整寄存器12 (调整机构)连接到幅度确定电路1,用于 改变幅度阈值调整机构的设置，该幅度阈值调整机构用于将脉冲串 与静噪彼此区分，该脉沖串与静噪提供给幅度确定电路1。特别地， 幅度阈值调整机构通过改变DC参考电压来调整幅度确定的阈值， 从而与由开关从Rx+端口和Rx-端口输入的信号的幅度进行比较。在 特征调整寄存器12中存储开关的设置数据。特征调整寄存器12由 作为数字电路的自确定电路13 (反馈机构)控制。
幅度确定电路l的输出提供给时间确定电路2，还提供给自确定 电路13。自确定电路13根据幅度确定电路1的输出控制特征调整寄 存器12。
现在将描述操作。在正常的SATA通信操作中，开关SW1A和 SW1B处于接通状态，开关SW2A和SW2B处于断开状态，因此DC 幅度生成电路10的输出不提供给幅度确定电路1。
执行自调节时，开关SW1A和SW1B设置为断开状态，开关
8自Rx+端口和RX-端 口的信号，由DC幅度生成电路IO输出的DC电压作为微分电压输 入到幅度确定电路1。
正常操作中输入的OOB模式是数据模式，其中脉沖串间隔以1.5 Gbps的速度高低变化。使用简单的DC信号进行自调整。例如，将 100 mV输出到Rx+侧，将0mV输出到Rx-侧，使得在由幅度确定 电路1确定的脉冲串和静噪的阈值与用于确定DC信号幅度是大还 是小的阈值之间有差异。
特别地，在将幅度确定电路1中的脉沖串和静噪的阈值设置为 125 mVppd的情况下，预先估计DC幅度处的阈值(mVppd)，并 且设置DC幅度调整寄存器11来获得DC幅度。在正常情况下，当 脉沖串和静噪的阈值设置为125mVppd时，用于确定DC信号幅度 是大还是小的阈值约为75 mVppd。
例如，当输入幅度小于阈值时，幅度确定电路1输出高电平信 号；当输入幅度大于阈值时，输出低电平信号。当执行自调整时， 在设置DC幅度调整寄存器11,使得由DC幅度生成电路IO输出的 DC电压的幅度变为例如75 mVppd的情况下，开关SWIA和SWIB 断开，开关SW2A和SW2B接通，DC电压输入到幅度确定电路1。
自确定电路13控制特征调整寄存器12将幅度确定电路1中DC 信号的确定阈值设置为最低。自确定电路13接收幅度确定电路1的 输出，并确定输出的电平(高或低)。
由于确定阈值初始设置为最低，因此幅度确定电路1的输出处 于低电平。自确定电路13逐步增加特征调整寄存器12的设置，直 到幅度确定电路1的输出变为高电平，并停止改变设置，该设置具 有幅度确定电路1的输出由低电平改变为高电平的寄存器值。
在脉沖串和静噪的阈值i殳置为125 mVppd的情况下，幅度确定 电路1中由此时该寄存器值设置的DC信号的确定阈值是实际阈值。 由于该值是在其中吸收了幅度确定电路1的特征波动的值，因此在 正常通信操作中，使用此时特征调整寄存器12的寄存器值。以这种
9方式，作为目标值，脉冲串和静噪的阈值可以设置为约125 mVppd的值。
如上所述，在OOB检测电路100中，提供了用于从DC电压生 成具有任意幅度的DC信号的幅度生成电路10。通过将所生成的DC 信号作为测试信号输入到幅度确定电路1,并由反馈操作调整确定阈
值，即使在幅度确定电路1的电路特征产生波动的情况下，也能够 获得其中吸收了波动的阈值。
已经描述了设置特征调整寄存器12的设定值，使得DC信号的 确定阈值变为最低，并逐步增加特征调整寄存器12的设定值的例子。 特征调整寄存器12的设定值也可以设置为使得DC信号的确定阈值 变为最高，并可以逐步减少。特征调整寄存器12的设定值可以设置 为使得DC信号的确定阈值变为最高与最低值之间的中间值，并可 以逐步增加或减少。
A-2.时间确定电^^的自调整才几构
图8是示出根据本发明OOB检测电路100中时间确定电路2的 自调整机构的框图。
如图8所示，来自幅度确定电路1的输出信号经由输入选择器 SL1提供给时间确定电路2。时间确定电路2中具有由才莫拟电路构成 的静噪时间测量电路21以及作为数字电路的静噪间隔计数电路22。
静噪时间测量电路21接收来自幅度确定电路1的输出信号，将 WAKE—SHORT信号、WAKE—LONG信号、INIT—SHORT信号和 INITJLONG信号中的任一个设置为高电平，并将合成信号提供给静 噪间隔计数电路22，还提供给自确定电路15 (反馈机构)的时间测 量计数电路154。静噪时间测量电路21中的响应时间可以调整，例 如通过设置，使得规定内部RC电路的时间常数的电阻器的电阻值或 者电容器的电容值可以通过改变特征调整寄存器14 (调整机构)的 设定值进行改变。
静噪间隔计数电路22是数字电路，用于计数特定时间的静噪间隔输入了三次或更多，确定表示静噪间隔输入了三次或更多的信号
为COM WAKE 、 COMINIT和COMRESET中的任一个，并将确定后 的信号提供给预定的逻辑电路。输入选择器SL1的输出直接提供给 静噪间隔计数电路22。
自确定电路15具有时间测量计数电^各154,用于接收 WAKE—SHORT信号、WAKE—LONG信号、INIT_SHORT信号和 INIT—LONG信号，并通过使用时钟来测量每个信号中的低周期；计 数值比较电路153,用于将时间测量计数电路154的计数值与比较计 数值寄存器151中存储的比较计数值进行比较；以及模式生成电路 152,用于生成自确定输入模式(脉冲模式)。从模式生成电路152 输出的自确定输入模式提供给输入选择器SL1,但在正常操作中不 进行选择。
根据计数值比较电路153的比较结果设置特征调整寄存器的值。 现在将描述操作。OOB检测电路100必须要将由Rx+端口和Rx-端口输入的OOB才莫式确定为COMWAKE、 COMINIT和COMRESET 中的任一种。在要确定的模式中，对于较短静噪间隔和较长静噪间 隔中的每个设置规范。
特别地，在如参考图6描述的OOB才莫式中，COMWAKE情况下， 用于确定输入模式为COMWAKE的静噪时间的阈值必须在较短侧 是35 ns或更长但小于101.3 ns;在较长侧是112 ns或更长但小于175 iis。
在由静噪时间测量电路21输出的WAKE—SHORT信号为低电平 的情况下，表示静噪时间在较短侧未达到阈值。在WAKE—SHORT 信号为高电平的情况下，表示静噪时间在较短时间上超过阈值。因 此，WAKE—SHORT信号是在35 ns或更长但小于101.3 ns的时间内， 由于静噪间隔开始(由于输入变为高电平)，而应当变为高电平的 信号。
当WAKE—LONG信号为低电平时，显示出静噪时间在较长侧未 达到阈值。当WAKEJX)NG信号变为高电平时，显示出静噪时间在较长侧超出了阈值。因此，WAKE—LONG信号是在112 ns之后和175 ns之前，由于静噪开始，而应当变为高电平的信号。
因此，在WAKE—SHORT信号为高电平，WAKE—LONG信号为 低电平的情况下，输入模式为COMWAKE。
由静噪时间测量电路21输出的INIT_SHORT信号和 INIT—LONG信号用于确定COMINIT和COMRESET。用于确定输入 模式是否为COMINIT/COMRESET的静噪时间的短侧上的阈值必须 为175 ns或更长^f旦小于304 ns。长侧上的阈il必须为336 ns或更长 寸旦小于525 ns。
低电平的INIT—SHORT信号表示静噪时间在短侧没有达到阈值。 高电平的INIT—SHORT信号表示静噪时间在短侧上超出了阈值。因 此，INIT—SHORT信号是在175 ns之后且304 ns之前，由于静噪间 隔开始(由于输入信号变高)，而应当变为高电平的信号。
低电平的INIT—LONG信号表示静噪时间在长侧没有达到阈值。 高电平的INIT—LONG信号表示静噪时间在长侧超出了阈值。因此， INIT—LONG信号是在336 ns之后且525 ns之前，由于静噪开始，而 应当变为高电平的信号。
因此，在INIT—SHORT信号为高电平、INIT—LONG信号为4氐电 平的情况下，表示输入模式是COMINIT或COMRESET。
由于静噪时间测量电路21是模拟电路，因此操作可能根据工艺、 温度和电压而波动，会存在所有信号都不符合标准的情况。吸收电 路特征中波动的影响的结构是自调整机构。
在执行自调整的情况下，通过输入选择器SLl,选择用于自确定 的输入模式，该输入模式由自确定电路15中才莫式生成电路152生成， 并将该输入模式输入到静噪时间测量电路21 。
图9示出了用于自确定的输入模式的波形的例子，以及由静噪 时间测量电^各21 ^T出的四种信号。
图9中，用于自确定的输入模式是其中已知时间T3的周期(第 一周期)为低电平的模式。WAKE SHORT信号具有其中时间T4的
12周期(第二周期)为低电平的模式。WAKE—LONG信号具有其中时 间T5的周期(第二周期)为低电平的模式。INIT—SHORT信号具有 其中时间T6的周期(第二周期)为低电平的模式。INIT—LONG信 号具有其中时间T7的周期(第二周期)为低电平的模式。时间T3 最短，时间T7最长。在上述例子中，时间T3到T7显示出了其中电 位为低电平的周期。替换地，时间T3到T7可显示出高电平周期。
时间测量计数电路通过时钟计算图9中示出的时间T4到T7并 测量时间。
例如，在WAKE—SHORT信号中，时间T4是通过将由输入模式 给出的用于自确定的已知时间T3与由静噪时间测量电路21的电路 特征确定的时间相加，而获得的时间(35 ns或更长^f旦小于101.3 ns)。 当时间T4变得比那更长时，意味着静噪时间测量电路21的电路特 征改变了，响应时间变得更长，且不符合标准。
所以，在响应时间符合标准的情况下，时间T4到T7的计数值 预存在比较计数值寄存器151中。通过在计数值比较电路153中将 时间测量计数电路154中的计数值与比较计数值寄存器151内存储 的值相比较，确定响应时间是否符合标准。如果响应时间不符合标 准，则改变特征调整寄存器14的设定值，以调整静噪时间测量电路 21的响应时间。
具体地，首先，在设置特征调整寄存器14,使得静噪时间测量 电路21的响应时间变为最短的状态中，用于自确定的输入模式由模 式生成电路152提供给静噪时间测量电路21 。
通过时间测量计数电路154计算由静噪时间测量电路21输出的 四个信号(WAKE—SHORT 、 WAKE—LONG 、 INITSHORT和 INITLONG )中的时间T4到T7。
实际上，不需要计算所有的四个信号，只需要计算信号 WAKE—LONG中的时间T5和信号INIT—LONG中的时间T7就够了 。
计数值比较电路153将计数结果与比较计数值寄存器151的值 沖目t匕專交。
13由于静噪时间测量电路21的响应时间设置为最短的，因此计数
值比寄存器值小。在这种情况下，以下面的方式执行反馈控制改 变特征调整寄存器14的设置，以增加静噪时间测量电路21的响应 时间。
在时间T4到T7之中，静噪时间测量电路21的响应时间的第一 级发生变化，例如，时间T4中约为3ns、时间T5中约为8ns、时 间T6中约为12ns、时间T7中约为25 ns。
如上所述，在仅对时间T5或T7计数的情况下，配置特征调整 寄存器14,使得当时间T5中的设置改变一级时，时间T4中的设置 改变一级，并且当时间T7中的设置改变一级时，时间T6中的设置 改变一级。可以简化特征调整寄存器14的结构。
在改变特征调整寄存器14的设置之后，用于自确定的模式再次 提供给静噪时间测量电路21,重复由静噪时间测量电路21输出的四 个信号中时间T5到T7的计数以及计数值的比较，并且当计数值超 过寄存器值时，停止设置的改变，该设置具有寄存器值。此时由寄 存器值设置的静噪时间测量电路21的响应时间是在其中吸收了电路 特征中波动影响的响应时间。
因此，通过针对正常通信操作在此时使用特征调整寄存器14的 设定值，来自静噪时间测量电路21的所有四个输出信号 (WAKE—SHORT 、 WAKE—LONG 、 INITSHORT和INIT—LONG ) 都可以设置为符合标准的响应时间。
如上所述，在OOB生成电j 各100中生成用于自确定的输入才莫式， 并提供到时间确定电路2中的静噪时间测量电路21,由反馈控制调 整静噪时间测量电^各21的响应时间。结果，即〗吏在时间确定电^各2 的电^4争;f正波动的情况下，也可以i殳置吸收了波动的响应时间。
已经描述了设置特征调整寄存器14的设定值，使得静噪时间测 量电路21的响应时间变为最短，并逐步改变特征调整寄存器14的 设置的例子。该设定值还可以设置为，静噪时间测量电路21的响应 时间变为最长，并逐步改变特征调整寄存器14的设置。该设定值还可以设置为，静噪时间测量电路21的响应变为最短与最长时间之间
的中间值，并逐步改变特征调整寄存器14的设置。
在静噪时间测量电路的后面级中的静噪间隔计数电路22是传统 的数字电路，用于计算特定时间的静噪间隔输入了三次或更多，这 不是本发明自调整的目的。因此，不再描述静噪间隔计数电路22。
A-3.效果
如上所述，本发明第一实施例的OOB检测电路100中，通过在 幅度确定电路1和时间确定电路2中的每个中加入自调整机构，即 使在作为模拟电路的幅度确定电路1和时间确定电路2中出现特征 波动的情况下，也能够设置其中由反馈控制吸收了波动的阈值和响 应时间。因此，能够获得可进行精确信号确定并防止产品产率的恶 化的OOB检测电路。
尽管上述说明中，幅度确定电路1和时间确定电路2中的每个 都具有自调整机构，但是自调整机构也可以仅加入到幅度确定电路1 和时间确定电路2的其中之一中。通过在其中特征波动更频繁出现 的 一个电路中提供自调整机构，可产生与上述类似的效果。
OOB检测电路的自调整操作可以在LSI操作开始时，或在操作 中的适当时间中进行。
B.第二实施例
本发明第二实施例中，在第一实施例所述的具有OOB检测电路 100的SATA系统中，执行OOB检测电路100中幅度确定电路1和 时间确定电^各2的自调整。CPU (中央处理单元)识别自调整的结 果，并启动SATA通信。
图IO是框图，示出了作为SATA系统例子的微型计算机200的 结构，该SATA系统具有OOB检测电路100。
如图10所示，微型计算机200具有MPU (微处理单元)模块 MP、寄存器组RS、代码存储器(如RAM或ROM) CM和SATA
15模块SM，该寄存器组RS用于通过MPU模块MP中的总线控制器 52,向CPU 51传输预定设定值或从CPU 51接收预定设定值，该代 码存储器CM存储用于总线控制器52的程序。
在SATA模块SM中包含了参考图7和图8描述的OOB 4企测电 路100中的自确定电路13 ( 15),自确定电路13 (15)与寄存器组 RS彼此连接。寄存器组RS包括SATA通信起始位寄存器RS1、自 调整执行标志寄存器RS2以及图7和图8中所示的特征调整寄存器 12和14。可以通过总线控制器52由CPU 51访问这些寄存器。
在SATA模块SM中，显示了 Tx驱动器16,用于将SATA—Tx 信号输出到Tx+端口和Tx-端口 。
MPU模块MP提供有中断端口 Pl，用于接收从自确定电路13 (15)输出的自调整完成中断脉冲信号PS。
接着，将参考图IO并使用图11的时间图来描述微型计算机200 中的自调整结果识别操作。
除非CPU 51设置SATA通信起始位寄存器RSI中SATA通信 起始位，否则即使由Rx+端口和Rx-端口接收了 SATA—Rx信号， SATA模块SM也不会响应，使得SATA通信不会启动。
另一方面，当设置了 SATA通信起始位寄存器RSI时，SATA 模块SM将COMRESET/COMINIT作为SATA—Tx信号，传输给Tx+ 端口和Tx-端口，以启动SATA通4言。
因此，在SATA通信起始位寄存器RSI中设置SATA通信起始 位之前，通过执行自调整工作，能够在SATA通信启动之前，调整 OOB检测电路100。
特别地，在设置SATA通信起始位之前，CPU51根据程序在自 调整执行标志寄存器RS2中，设置自调整执行标志。参考图7和图 8描述的自确定电路13和15分别调整幅度确定电路1和时间确定电 路2。在自调整执行期间，特征调整寄存器12和14中的设定值随着 处理进行而改变。例如，自调整之前为"a"的设定值变为设定值"b"、 "c"和"d"，并最终变为设定值"e"。在自确定电路13和15中，自调整序列在数字电路中汇集。当 序列达到最终处理时，完成自调整。因此，自确定电路13和15自 动地清除自调整执行标志寄存器RS2中的自调整执行标志，并将自 调整完成中断脉沖PS输出到MPU才莫块MP。
在自调整完成中断脉沖PS的检测之后，CPU 51能够将特征调 整寄存器12 ( 14)的设定值"e"识别为自调整结果。当确定没有问题 时，CPU 51在SATA通信起始位寄存器RS1中设置SATA通信起始 位，传输COMRESET/COMINIT，并启动SATA通信。
在调整结果有问题的情况下，CPU 51能够重写特征调整寄存器 12 ( 14)的设定值。
如上所述，通过采用执行OOB检测电路100中幅度确定电路1 和时间确定电路2的自调整、以及CPU 51识别自调整结果并启动 SATA通信的结构，能够在SATA通信之前自动地执行自调整。能 够防止由于幅度确定电路1和时间确定电路2中的特征波动而导致 的通信错误的发生。
C.第三实施例
第二实施例中描述的微型计算机200,采用了 CPU识别自调整 结果并启动SATA通信的结构。在第三实施例中，将描述不通过CPU 识别自调整结果就能够启动SATA通信的结构。
图12为框图，示出了作为第三实施例的微型计算机3 00的结构。 相同的附图标记表示与图10中所示微型计算机200的那些元件相同 的元件，并不再给出重复的描述。
如图12中所示，微型计算机300具有SATA通信起始位寄存器 RS1，以作为能够由CPU51访问的寄存器。参考图7和图8描述的 OOB检测电路100中的自确定电路13 ( 15),具有自调整执行标志 寄存器RS2和在图7和图8中所示的特征调整寄存器12 ( 14)。可 在如图7和图8所示的自确定电路13 (15)外部设置特征调整寄存 器12 ( 14)。
17微型计算机300还具有SATA逻辑电路LG，用于响应于CPU 51 对SATA通信起始位寄存器RSI的设置，设置自调整执行标志寄存 器RS2中的自调整执行标志。
现在将参考图12，使用图13的时间图，描述微型计算机300的
自调整操作。
当CPU 51在SATA通信起始位寄存器RSI中设置SATA通信 起始位时，作为硬件的SATA逻辑电路LG自动地设置自调整执行 标志寄存器RS2中的自调整执行标志。响应于该设置，参考图7和 图8描述的自确定电路13和15分别调整幅度确定电路1和时间确 定电路2。在自调整执行期间，特征调整寄存器12和14的设定值随 着处理进行而改变。例如，自调整之前为"a"的设定值变为设定值"b"、 "c"和"d"，最终变为设定值"e"。
即使由Rx+端口和Rx-端口接收了 SATA—Rx信号，SATA模块 SM也不响应该信号，直到清除了自调整执行标志寄存器RS2的自 调整执行标志。因此，SATA通信不会启动。
SATA逻辑电路LG具有响应于自确定电路13和15中自调整序 列的结束，自动地清除自调整执行标志寄存器RS2中的自调整执行 标志的功能。在清除了自调整执行标志之后，SATA逻辑电路LG将 COMRESET/COMINIT作为SATA_Tx信号传输给Tx+端口和Tx-端 o 。
如上所述，微型计算机300中，在设置了 SATA通信起始位之 后，CPU 51就不执行自调整工作。在预定周期期间，CPU51确定 SATA模块SM中自调整工作的结束，并且只要自调整结束，就启动 SATA通信。存储在代码存储器CM中的程序并不需要包括与自调整 工作有关的程序，因此用户可以在初期就开发程序。
权利要求
1. 一种用于检测串行ATA(高级技术附件)中OOB模式的OOB(带外)检测电路，其中，用于确定OOB模式中静噪间隔和脉冲串间隔的幅度确定电路和用于确定静噪间隔的时间的时间确定电路中的至少一个包括具有调整机构和反馈机构的自调整机构，该调整机构用于调整电路的电路特征，该反馈机构用于检测该调整机构的输出并控制该调整机构。
2. 根据权利要求1所述的OOB检测电路， 其中，该自调整机构提供用于幅度确定电路，其中设置DC幅度生成电路，用于在自调整操作中将DC电压的 微分信号提供给该幅度确定电路，代替正常通信操作中的输入信号，其中该调整机构包括储存数据的寄存器，用于调整该幅度确定电 路中幅度确定的阈值，以及其中反馈机构在DC电压微分信号提供给幅度确定电路的状态 中，改变该寄存器中的数据以改变阈值，接收幅度确定电路对于每 个阈值的输出，以及当输出状态改变时，固定寄存器中的数据。
3. 根据权利要求1所述的OOB检测电路， 其中，该自调整机构提供用于时间确定电路，其中调整机构设置在时间确定电路中，该调整机构包括存储数据 的寄存器，用于调整静噪时间测量电路中的响应时间，该静噪时间 测量电4^用于测量静噪间隔的时间， 其中该反馈机构包括模式生成电路，用于在自调整操作中生成具有已知第一周 期的脉冲模式，代替正常通信操作中的输入信号，该第一周期中电 位为低或高电平，并将该脉沖模式提供给时间确定电路，时间测量电路，用于接收静噪时间测量电路的输出信号， 并测量与第一周期同样电位的第二周期，该第二周期由脉沖模式的第 一 周期加上响应时间获得，响应时间由静噪时间测量电^各的电^各特征确定；以及比较电路，用于将由时间测量电路测量的第二周期与预定 标准值进行比较，该预定标准值符合串行ATA的标准，以及其中，当第二周期不符合标准值时，改变寄存器中的数据，以调 整响应时间，并且在第二周期符合标准值时的时间点，固定寄存器 中的数据。
4. 一种包括权利要求1所述OOB检测电路的串行ATA系统， 其中运算处理单元控制自调整机构中的自调整操作，识别自调整操 作的结束，并启动正常通信操作。
5. —种包括权利要求1所述OOB检测电路的串行ATA系统， 其中在运算处理单元设置正常通信操作的开始之后，自调整机构执 行自调整操作，并通过识别自调整操作的结束，启动正常通信操作。
全文摘要
本发明提供了一种OOB检测电路，即使在模拟电路中出现特征波动的情况下，也能够进行精确的信号确定，由此防止了产品产率的恶化。特征调整寄存器连接到幅度确定电路，用于改变幅度阈值调整机构的设置，该幅度阈值调整机构用于将提供用于幅度确定电路的脉冲串与静噪彼此区分。由自确定电路控制特征调整寄存器。将幅度确定电路的输出提供给时间确定电路以及自确定电路。根据幅度确定电路的输出，自确定电路控制特征调整寄存器。
文档编号G06F3/06GK101452370SQ20081017711
公开日2009年6月10日 申请日期2008年12月5日 优先权日2007年12月7日
发明者清水贤一, 黑冈一晃 申请人:株式会社瑞萨科技