专利名称：一种基于fpga的串行闪存调试电路以及具有该电路的电视机的制作方法
技术领域：
本实用新型涉及调试电路技术领域，尤其涉及一种基于FPGA的串行闪存调试电 路以及具有该电路的电视机。
背景技术：
目前，测试串行 flash(闪存)是利用 FPGA(Field Programmable Gate Array，现 场可编程门阵列)开发软件中的在线逻辑分析仪功能，例如Xilinx ISE中的chipscope和 Altera Quartus II中的Signal Tap II，这些软件可以实时将FPGA内部信号提取出来，在 上位机中以波形或者数据的方式显示，但这种方式是利用FPGA中RAM块来存储观测数据， 受所选FPGA内部RAM资源容量的限制，如果FPGA设计占用了大量的RAM (random access memory,随机存储器)资源，则用于存储所述FPGA的串行flash调试电路的观测数据RAM 资源相应减少，从而给调试带来很大不便。
实用新型内容为了解决现有技术中FPGA内部RAM资源容量限制串行闪存调试电路的观测数据 存储的问题，本实用新型提供了一种基于FPGA的串行闪存调试电路以及具有该电路的电 视机。一方面，本实用新型提供的一种基于FPGA的串行闪存调试电路；该电路，包括 FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述FPGA芯片的控制管脚、所述测试插 针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。进一步地，该电路，还包括存储器；所述存储器用于存储所述FPGA芯片在进行串 行闪存调试过程中需要测试的信号。进一步地，所述存储器为逻辑分析仪中的存储单元。进一步地，所述FPGA芯片包括测试代码添加单元，该单元用于将所述FPGA芯片 内部需要测试的信号输出到所述FPGA的对应测试管脚。进一步地，所述闪存芯片通过外围电路与所述FPGA芯片的控制管脚、所述测试插 针的控制管脚相连；所述闪存芯片包括片选管脚、信号输出管脚、信号输入管脚、接地管 脚、电源管脚、时钟控制管脚、写保护控制管脚和信号保持管脚；所述闪存芯片的外围电路 包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、 第九电阻、第十电阻和第一电容；其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚 相连；所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对应管脚相连；所述写保护控制管脚还通过所述第五电阻与电源相接；所述接地管脚通过所述第四电阻接地；所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接 地；所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述信号保持管脚还通过所述第六电阻与电源相连。所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相 连。另一方面，本实用新型还提供了一种电视机；该电视机包括基于FPGA的串行闪 存调试电路；该电路，进一步包括FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述 FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测 试插针的测试管脚相连。进一步地，所述基于FPGA的串行闪存调试电路，还包括存储器；所述存储器用于 存储所述FPGA芯片在进行串行闪存调试过程中需要测试的信号。进一步地，所述存储器为逻辑分析仪中的存储单元。进一步地，所述FPGA芯片包括测试代码添加单元，该单元用于将所述FPGA芯片 内部需要测试的信号输出到所述FPGA的对应测试管脚。进一步地，所述闪存芯片通过外围电路与所述FPGA芯片的控制管脚、所述测试插 针的控制管脚相连；所述闪存芯片包括片选管脚、信号输出管脚、信号输入管脚、接地管 脚、电源管脚、时钟控制管脚、写保护控制管脚和信号保持管脚；所述闪存芯片的外围电路 包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、 第九电阻、第十电阻和第一电容；其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚 相连；所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对应管脚 相连；所述写保护控制管脚还通过所述第五电阻与电源相接；所述接地管脚通过所述第四电阻接地；所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接 地；所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述信号保持管脚还通过所述第六电阻与电源相连。所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相 连。[0030]本实用新型提供的一种基于FPGA的串行闪存调试电路以及具有该电路的电视 机，通过测试插针来检查所述FPGA芯片内需要测试的信号；其中，所述闪存芯片与所述 FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测 试插针的测试管脚相连。所述基于FPGA的串行闪存调试电路通过所述测试插针进行测试 所述FPGA芯片内需要测试的信号，不但能够调试数据量较大的信号，缩短调试周期，而且 还能够节省FPGA的RAM资源，提高FPGA的系统性能。
图1为本实用新型实施例提供的一种基于FPGA的串行闪存调试电路的结构示意 图；图2为本实用新型实施例提供的一种电视机的结构示意图；图3为本实用新型实施例提供的一种基于FPGA的串行闪存调试电路图。
具体实施方式
以下结合附图对本实用新型实施例提供的一种基于FPGA的串行闪存flash调试 电路以及具有该电路的电视机进行详细描述。如图1所示，为本实用新型实施例提供的一种基于FPGA的串行闪存flash调试电 路，该电路包括=FPGA芯片101、flash芯片102和测试插针103 ；所述flash芯片102与所 述FPGA芯片101的控制管脚、所述测试插针103的控制管脚相连；所述FPGA芯片101的测 试管脚与所述测试插针103的测试管脚相连。其中，所述FPGA芯片101包括测试代码添加单元，该单元用于将所述FPGA芯片 内部需要测试的信号输出到所述FPGA的对应测试管脚。需要说明的是，该电路，还包括存储器；所述存储器用于存储所述FPGA芯片在进 行串行flash调试过程中需要测试的信号。所述存储器为逻辑分析仪中的存储单元。如图2所示，为本实用新型提供的一种电视机，该电视机包括基于FPGA的串行 flash调试电路；该电路，进一步包括FPGA芯片、flash芯片和测试插针；所述flash芯片 与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与 所述测试插针的测试管脚相连。进一步地，所述基于FPGA的串行flash调试电路，还包括存储器；所述存储器用 于存储所述FPGA芯片在进行串行flash调试过程中需要测试的信号。进一步地，所述存储器为逻辑分析仪中的存储单元。进一步地，所述FPGA芯片包括测试代码添加单元，该单元用于将所述FPGA芯片 内部需要测试的信号输出到所述FPGA的对应测试管脚。进一步地，所述flash芯片通过外围电路与所述FPGA芯片的控制管脚、所述测试 插针的控制管脚相连；所述flash芯片包括片选管脚、信号输出管脚、信号输入管脚、接地 管脚、电源管脚、时钟控制管脚、写保护控制管脚和信号保持管脚；所述flash芯片的外围 电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八 电阻、第九电阻、第十电阻和第一电容；[0044]其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚 相连；所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对应管脚 相连；所述写保护控制管脚还通过所述第五电阻与电源相接；所述接地管脚通过所述第四电阻接地；所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接 地；所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述信号保持管脚还通过所述第六电阻与电源相连。所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相 连。本实用新型提供的一种基于FPGA的串行flash调试电路以及具有该电路的电视 机，通过测试插针来检查所述FPGA芯片内需要测试的信号；其中，所述flash芯片与所述 FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测 试插针的测试管脚相连。所述基于FPGA的串行flash调试电路通过所述测试插针进行测 试所述FPGA芯片内需要测试的信号，不但能够调试数据量较大的信号，缩短调试周期，而 且还能够节省FPGA的RAM资源，提高FPGA的系统性能。基于以上实施例，本实用新型以测试插针为XS4，FPGA芯片为XS5和flash芯片N5 为例；其中，所述测试插针XS 4包括32个测试管脚、6个控制管脚、1个接地管脚和1个电 源管脚；所述FPGA芯片XS 5包括32个测试管脚、6个控制管脚和其他管脚；所述flash芯 片N5包括6个控制管脚、1个接地管脚和1个电源管脚；如图3所示，为本实用新型提供的 一种基于FPGA的串行flash调试电路，该电路包括FPGA芯片XS5、flash芯片N5和测试 插针XS4 ；所述flash芯片N5与所述FPGA芯片XS5的控制管脚、所述测试插针XS4的控制 管脚相连；所述FPGA芯片XS5的测试管脚与所述测试插针XS4的测试管脚相连。其具体的 连接关系如下所述flash芯片N5通过外围电路与所述FPGA芯片XS5的控制管脚、所述测试插 针XS4的控制管脚相连；所述flash芯片N5包括片选管脚CE#、信号输出管脚S01、信号输 入管脚Si、接地管脚VSS、电源管脚VDD、时钟控制管脚SCK、写保护控制管脚WPl和信号保 持管脚H0LD# ；所述flash芯片的外围电路包括第一电阻Rl、第二电阻R2、第三电阻R3、 第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻 RlO和第一电容Cl ；其中，所述片选管脚CE#通过所述第一电阻Rl与所述FPGA芯片的对应管脚2、测 试插针的对应管脚6相连；所述信号输出管脚SOl通过所述第二电阻R2与所述FPGA芯片的对应管脚4、测试 插针的对应管脚4相连；[0057]所述写保护控制管脚WPl通过所述第三电阻R3与所述FPGA芯片的对应管脚6、测 试插针的对应管脚2相连；所述写保护控制管脚还通过所述第五电阻R5与电源VCC相接；所述接地管脚VSS通过所述第四电阻R4接地；所述电源管脚VDD通过所述第七电阻R7与电源VCC相连；所述电源VCC还通过所 述第一电容Cl接地；所述信号保持管脚H0LD#通过所述第八电阻R8与所述FPGA芯片的对应管脚1、 测试插针的对应管脚8相连；所述信号保持管脚H0LD#还通过所述第六电阻R6与电源VCC 相连。 所述时钟控制管脚SCK通过所述第九电阻R9与所述FPGA芯片的对应管脚3、测试 插针的对应管脚10相连；所述信号输入管脚SI通过所述第十电阻RlO与所述FPGA芯片的对应管脚5、测试 插针的对应管脚12相连。其中，所述FPGA芯片XS5的测试管脚TEST_Pim至TEST_PIN32与所述测试插针 XS4的测试管脚TEST_Pim至TEST_PIN32相连。本实用新型提供的一种基于FPGA的串行flash调试电路以及具有该电路的电视 机，通过测试插针来检查所述FPGA芯片内需要测试的信号；其中，所述flash芯片与所述 FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测 试插针的测试管脚相连。所述基于FPGA的串行flash调试电路通过所述测试插针进行测 试所述FPGA芯片内需要测试的信号，不但能够调试数据量较大的信号，缩短调试周期，而 且还能够节省FPGA的RAM资源，提高FPGA的系统性能。以上所述，仅为本实用新型的具体实施方式
，本实用新型的保护范围并不局限于 此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或 替换，都应涵盖在本实用新型的保护范围之内。
权利要求一种基于FPGA的串行闪存调试电路，其特征在于，包括FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。
2.根据权利要求1所述基于FPGA的串行闪存调试电路，其特征在于，该电路，还包括 存储器；所述存储器用于存储所述FPGA芯片在进行串行闪存调试过程中需要测试的信号。
3.根据权利要求2所述基于FPGA的串行闪存调试电路，其特征在于，所述存储器为逻 辑分析仪中的存储单元。
4.根据权利要求1至3中任意一项所述基于FPGA的串行闪存调试电路，其特征在于， 所述FPGA芯片包括测试代码添加单元，该单元用于将所述FPGA芯片内部需要测试的信号 输出到所述FPGA的对应测试管脚。
5.根据权利要求4所述基于FPGA的串行闪存调试电路，其特征在于，所述闪存芯片通 过外围电路与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述闪存芯片包 括片选管脚、信号输出管脚、信号输入管脚、接地管脚、电源管脚、时钟控制管脚、写保护控 制管脚和信号保持管脚；所述闪存芯片的外围电路包括第一电阻、第二电阻、第三电阻、 第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻和第一电容；其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚相连；所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相连；所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述写保护控制管脚还通过所述第五电阻与电源相接；所述接地管脚通过所述第四电阻接地；所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接地；所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相连； 所述信号保持管脚还通过所述第六电阻与电源相连；所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相连；所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相连。
6 一种电视机，其特征在于，该电路包括基于FPGA的串行闪存调试电路；该电路，进 一步包括FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述FPGA芯片的控制管脚、所 述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。
7.根据权利要求6所述电视机，其特征在于，所述基于FPGA的串行闪存调试电路，还包 括存储器；所述存储器用于存储所述FPGA芯片在进行串行闪存调试过程中需要测试的信 号。
8 根据权利要求7所述电视机，其特征在于，所述存储器为逻辑分析仪中的存储单元。
9.根据权利要求6至8中任意一项所述电视机，其特征在于，所述FPGA芯片包括测 试代码添加单元，该单元用于将所述FPGA芯片内部需要测试的信号输出到所述FPGA的对 应测试管脚。
10.根据权利要求9所述电视机，其特征在于，所述闪存芯片通过外围电路与所述 FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述闪存芯片包括片选管脚、信号 输出管脚、信号输入管脚、接地管脚、电源管脚、时钟控制管脚、写保护控制管脚和信号保 持管脚；所述闪存芯片的外围电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻和第一电容；其中，所述片选管脚通过所述第一电阻与所述FPGA芯片和测试插针的对应管脚相连； 所述信号输出管脚通过所述第二电阻与所述FPGA芯片和测试插针的对应管脚相连； 所述写保护控制管脚通过所述第三电阻与所述FPGA芯片和测试插针的对应管脚相 连；所述写保护控制管脚还通过所述第五电阻与电源相接； 所述接地管脚通过所述第四电阻接地；所述电源管脚通过所述第七电阻与电源相连；所述电源还通过所述第一电容接地； 所述信号保持管脚通过所述第八电阻与所述FPGA芯片和测试插针的对应管脚相连； 所述信号保持管脚还通过所述第六电阻与电源相连；所述时钟控制管脚通过所述第九电阻与所述FPGA芯片和测试插针的对应管脚相连； 所述信号输入管脚通过所述第十电阻与所述FPGA芯片和测试插针的对应管脚相连。
专利摘要本实用新型公开了一种基于FPGA的串行闪存调试电路以及具有该电路的电视机，涉及调试电路技术领域，为了解决现有技术中FPGA内部RAM资源容量限制串行闪存调试电路的观测数据存储的问题而设计，本实用新型提供的一种基于FPGA的串行flash调试电路，包括FPGA芯片、闪存芯片和测试插针；所述闪存芯片与所述FPGA芯片的控制管脚、所述测试插针的控制管脚相连；所述FPGA芯片的测试管脚与所述测试插针的测试管脚相连。采用该实用新型可以实现闪存调试电路能够调试数据量较大的信号，缩短调试周期，节省FPGA的RAM资源，提高FPGA的系统性能。
文档编号H04N5/44GK201655336SQ20102013966
公开日2010年11月24日 申请日期2010年3月24日 优先权日2010年3月24日
发明者徐卫 申请人:青岛海信电器股份有限公司