专利名称：具有低功率缓存存取模式的数据处理装置的制作方法
技术领域：
本发明系关于处理器，且尤系关于以多重模式处理缓存交易(cachetransaction) 的处理器。
背景技术：
某些处理器能操作于多重模式，如主动模式与低功率或睡眠模式。于主动模式中， 电压调整器(voltage regulator)提供电压给该处理器以容许该处理器执行指令与完成正 规的操作。于低功率模式中，该电压调整器提供保持电压(retention voltage)给该处理 器以容许该处理器保持原有状态(internal state)，但不执行指令或其它正规的操作。该 保持电压比主动模式中提供的电压还低，因此容许该处理器节省功率。该处理器能进入低 功率模式以节省功率，但却能保持其原有状态，使得该处理器在返回主动模式时能直接从 其进入低功率模式之前的状态继续操作。 某些处理器能支持一致性内存空间(coherent memory space)或容许装置的其 它模块存取该处理器缓存。当该处理器于低功率模式时，为了执行缓存交易以维持一致性 或为了服务来自其它模块接收之存取请求，习知的处理器会从该低功率模式切换至主动模 式。然而，由于电压调整器的物理特性，该处理器无法快速地从低功率模式改变至主动模 式。因此，当接收到较多的缓存交易请求时，习知的处理器一般较不常进入低功率模式，且 因而较少在低功率模式。这会导致该处理器不理想的功率消耗。因此，需要一种新的处理 装置与方法。
发明内容
为解决前述习知技术之缺失，本发明揭示一种方法，包括在第一期间提供第一操 作电压给处理器；在该第一期间于该处理器执行指令；响应于在该第一期间接收模式改变 指针，于第二期间提供保持电压给该处理器，其中该处理器在该第二期间系处于保持状态 中，且其中该保持电压低于该第一操作电压；响应于在该第二期间接收第一缓存消息，于第 三期间提供第二操作电压给该处理器，该第二操作电压低于该第一操作电压而大于该保持 电压；以及于该第三期间处理该第一缓存消息。 本发明更揭示一种方法包括于第一期间提供保持电压给处理器，其中该处理器 于该第一期间处于保持状态；于该第一期间接收第一缓存消息；响应于接收该第一缓存消 息，于第二期间提供第一操作电压，该第一操作电压大于该保持电压；于该第二期间处理该 第一缓存消息；响应于完成该第一缓存消息的处理，于第三期间提供该保持电压给该处理 器；于该第三期间接收第一模式改变指针；以及响应于接收该第一模式改变指针，于第四 期间提供第二操作电压给该处理器，该第二操作电压大于该第一操作电压。
本发明又揭示一种装置，包括处理器，包括处理器核与缓存；模式控制模块，构 造成控制该处理器的操作模式；电压调整器，构造成响应于指示该处理器的主动模式的 该模式控制模块，将该处理器的操作电压设定至第一电压；响应于指示该处理器之低处理模式的该模式控制模块，将该处理器的操作电压设定至低于该第一电压的第二电压，其中 该处理器能以该低处理模式处理缓存消息；以及响应于指示该处理器处于保持模式中的该 模式控制模块，将该操作电压设定至第三电压，该第三电压低于该第二电压。
藉由参考随附图式可对本发明有较佳了解，且其许多特色与优点对熟习该技术领 域者而言为显而易见的。
图1是包含具有多重操作模式的装置之特别实施例之方块图；
图2是提供操作电压给图1的处理器之特别实施例之图表；
图3是图1的装置之频率控制模块之方块图； 图4是一种构造处理器操作模式的方法之特别实施例之流程图；以及
图5是构造处理器操作模式之另一实施例之流程图。
具体实施例方式
本发明揭示一种能操作于三种不同模式的处理器。于主动模式中，提供第一电压 (在此称为"主动电压")给该处理器，其中该第一电压系足以容许该处理器执行指令。于 低功率模式中，提供保持电压给该处理器，其中该保持电压系不足以使该处理器执行指令， 但足以容许该处理器维持在进入低功率模式之前所储存的状态信息。相比于主动模式，该 处理器于保持模式消耗较少的功率。此外，该处理器可操作于第三种模式，在此称为缓存交 易处理模式，其中提供电压(在此称为"缓存交易处理电压")给该处理器，而该缓存交易处 理电压系足以容许该处理器处理缓存消息，例如一致性消息，但不足以使处理器执行其它 正规的操作或只能够在速度相对于主动模式慢很多的情况让处理器进行正规的操作。于该 缓存交易处理模式中提供给该处理器之电压系比主动模式中的电压还低但高于该保持模 式中的电压。 如果处理器在低功率模式时欲执行缓存交易，该处理器会进入缓存交易处理模式 并处理该缓存交易。 一旦缓存交易的处理完成，该处理器会返回低功率模式。因为在低功 率模式中所提供之保持电压与在缓存交易处理模式中提供给该处理器之缓存交易处理电 压之间有相当小的电压差(相较于在保持模式电压与主动模式电压之间的电压差)，该处 理器能于低功率模式与缓存交易处理模式之间更快速地转换(相较于从低功率模式到主 动模式的转换)，因此容许该处理器于该低功率模式维持一段较长的期间且减少该处理器 的功率消耗。 参照图l，揭示一种系统100的方块图。该系统100包括处理器102、总线103、处 理器105、周边装置106、周边装置107与电压调整器130。该处理器102、处理器105以及 周边装置106与107系各连接至该总线103。该处理器102包含输出端用以提供信号(标 示为V_CTRL)至该电压调整器130的输入端。另外，该处理器102包括输入端用以从该电 压调整器130的输出端接收可调整电压(标示为VDD)。 该处理器102与该处理器105皆可为微处理器、微控制器与特殊应用集成电路 Application specific integrated circuit ;ASIC)等。该等周边装置106与107皆可 为内存控制器、输入端/输出端控制器与周边控制器等。另外，该系统100的每个图标部分
4均可被整合在共同的半导体基板上，或被置于不同基板上。举例而言，该处理器102与该处理器105可被整合于在共同的半导体基板上，而该周边装置106与107则被置于该半导体基板之外部。在所示之实施例中，该电压调整器130系置于该处理器102之外部。于其它实施例中，该电压调整器130可实施于该处理器102内部。 于操作期间，该处理器102可操作于主动模式、低功率模式与缓存交易处理模式。于主动模式中，该处理器102可执行指令并完成其它正规的操作。于低功率模式中，该处理器102系处于保持状态，使该处理器102的状态得以维持。于低功率模式中，该处理器102无法执行指令或完成其它正规的操作。于缓存交易处理模式中，该处理器102能处理由该处理器105与该周边装置106以及107经由该总线103所提供之缓存消息。该等缓存消息代表对于该处理器102处理缓存交易(例如一致性交易(coherency transaction)或存取交易(accesstransaction))的请求。该处理器102藉由分析该缓存消息以及(在适当时)执行所请求的缓存交易来处理该缓存消息。 该电压调整器130提供不同位准的操作电压VDD用于该处理器102之三种模式的各者。于主动模式中，该操作电压VDD系设定为主动电压位准用以容许该处理器102执行指令。于该缓存交易处理模式中，该操作电压VDD系设定成缓存交易处理电压位准，该缓存交易处理电压位准系低于该主动电压位准。此电压位准容许该处理器102处理缓存消息，但不执行其它正规的操作或只能够在速度相较于主动模式缓慢很多的情况让处理器进行其它正规的操作。于该低功率模式中，该操作电压VDD系设定为保持电压，使得该处理器102能够维持状态信息但无法执行指令。该保持电压低于该缓存交易处理电压位准。于特定实施例中，该保持电压约为0. 7伏特，该缓存交易处理电压位准系在约0. 75至约0. 8伏特之间，而该主动电压约为1. 1伏特。 该电压VDD的位准系由该信号V_CTRL所控制。因此，当处理器102进入新的模式时，该处理器102会利用该信号V—CTRL来构造(configure)电压调整器130，用以将电压VDD设定为适合于新模式的电压位准。 该处理器102可根据不同因素而改变模式。举例而言，于某段预定时间期间内没有接收到使用者输入该系统100之后，该处理器102可从主动模式改变成低功率模式。于低功率模式中，该处理器102仍可从该处理器105或该等周边装置106与107接收缓存消息。能使该处理器进入缓存交易处理模式之缓存消息范例可包括缓存探测(cach印robe)或缓存读取消息(例如，用以检查是否缓存位置包含已修改资料的消息)、缓存无效消息(例如，指示特定缓存线应为无效之消息，因为与该缓存线相关联之资料已藉由该等周边装置106与107其中之一或藉由该处理器105被修改)与缓存写入消息(例如，容许该等周边装置106与107以及该处理器105直接地写入该缓存之消息)。响应于接收到该缓存消息，该处理器102能进入该缓存交易处理模式，处理该缓存消息，并于完成处理后返回至低功率模式。因为该处理器102不须进入该主动模式来处理该缓存消息，故能更快速地返回低功率模式，进而节约功率。 该处理器102包括处理器核110、缓存120、模式控制模块140、一致性代理器(coherency agent) 150与频率控制模块160。该处理器核110包含连接至该缓存120之双向连接(bi-directional connection)。该处理器核110也包含用以接收信号FRQ—CTRL之输入端以及用以接收信号C_CTRL1之输入端。该缓存120包含用以接收信号C_CTRL2之输入端。该一致性代理器150包含用以提供控制信号C_CTRL1、 C_CTRL2与C_CTRL3之输出端。该模式控制模块140包含用以接收该信号C_CTRL3之输入端、提供该信号V_CTRL之输出端、提供该信号M0DE_INDICAT0R之输出端以及提供该信号M_RCV之输出端。该频率控制模块160包含用以接收该信号M_RCV之输入端与提供该信号FRQ_CTRL之输出端。
该处理器核110系构造成于主动模式中执行指令，以及进行其它操作，例如于该主动模式与该缓存交易处理模式中处理缓存消息。该处理器核iio系也构造成提供存取请求与一致性信息给该缓存120。 该缓存120系构造成响应于处理器核110所提供之请求或经由信号C_CTRL2所提供之信息而提供并储存资料。请求该缓存120也维持用于其已储存之资料的一致性信息，并且可根据来自于处理器核110的请求或经由信号C—CTRL2所提供的信息来修改该一致性信息。 该一致性代理器150系构造成经由总线103从处理器105、周边装置106与107接收缓存消息(代表缓存交易请求)。该缓存消息可代表来自该处理器105与该等周边装置106与107之一致性交易或缓存存取请求。该一致性代理器150提供有关于经由该信号C_CTRLl、 C_CTRL12与C_CTRL3所接收的缓存消息的信息。 该模式控制模块140系构造成接收有关已接收的缓存消息的信息并构造成控制该处理器102的操作模式。为了控制操作的模式，该模式控制模块140经由V—CTRL信号提供信息来设定该操作电压VDD、经由MODE_INDICATOR信号提供信息来设定处理器核110在每一种操作模式下的时钟频率以及经由M_RCV信号提供信息来表示缓存消息已被接收。
该频率控制模块160系构造成经由表示缓存消息已被接收的M—RCV信号来接收信息，以及经由表示处理器102之操作模式的MODEJNDICATOR信号来接收信息。
该频率控制模块160系构造成根据处理器102的操作模式而经由FRQ_CTRL信号来提供控制信息以设定处理器核110的时钟频率。该频率控制模块160系复构造成决定某一段特定时间内所接收之缓存消息的数量，并根据此决定结果，经由FRQ_CTRL信号提供信息来改变处理器核110在缓存交易处理模式下的时钟频率。 在操作期间，于主动模式中该处理器核110执行指令以完成该处理器102的任务。该一致性代理器150确保该缓存120与系统100中其它内存保持一致(coherent)，例如处理器105之缓存(未图标)或是由周边装置106与107其中之一所控制之内存。该一致性代理器150经由总线103接收缓存消息，例如一致性消息。根据所接收之缓存消息，该一致性代理器150分别经由信号C_CTRL1与C_CTRL2提供一致性信息给处理器核110与缓存120。 举例而言，响应于接收到表示与内存地址相关联的资料已被处理器105所修改的缓存消息，该一致性代理器150会通知该处理器核110与该缓存120有此修正。响应前述动作，该处理器核110与缓存120将决定是否该缓存120储存与内存地址相关联的资料，如果属实，将采取适当的动作，例如使缓存线无效。 该模式控制模块140根据该系统100的操作状态与其它因素来控制该处理器102的操作模式。举例而言，如果于某一段特定时间内未有使用者输入至该系统100、如果于某一段特定时间内总线没有动作或如果于该处理器102或该处理器105上所执行之操作系统(operatingsystem)或其它软件指示该处理器102进入低功率模式，则该模式控制模块140能从该主动模式改变操作模式至低功率模式。该模式控制模块140也能响应于接收到使用者输入或中断，而从低功率模式改变操作模式至主动模式。为了改变操作模式，该模式控制模块140提供该信号V_CTRL给该电压调整器以改变该处理器102的操作电压VDD。另外，该模式控制模块140经由该信号M0DE_INDICAT0R向频率控制模块160指示操作模式以设定处理器核110于每一模式中的时钟频率。 响应于接收到一致性消息，该一致性代理器150会经由该信号C_CTRL3通知该模式控制模块140。响应于前述动作，如果该处理器102处在低功率模式，该模式控制模块140将改变操作模式为缓存交易处理模式。该模式控制模块140提供该信号V_CTRL以将该操作电压VDD设定至适当的位准，使得该处理器102能处理该缓存消息。另外，该模式控制模块140会通知该频率控制模块160已接收到缓存消息。 一旦该处理器核110已经完成处理该缓存消息，该模式控制模块140会将该处理器102返回至低功率模式，包括改变该操作电压VDD的位准，因此能节省功率。 于另一实施例中，该模式控制模块140可仅于已接收到缓存消息的临界数量之后改变该处理器102的操作模式。如此，一旦所有的搁置(pending)缓存消息已处理完毕，该模式控制模块140便将该处理器返回至低功率模式。 该频率控制模块160根据该MODE_INDICATOR信号设定该处理器核110的时钟频率。于特定实施例中，该时钟频率于该低功率模式中被设定至约为零，且于该缓存交易处理模式中时钟频率被设定为相较于在主动模式中为低的频率。另外，于该缓存交易处理模式中，该频率控制模块会测量在特定期间内所接收的缓存消息数量。如果接收的缓存消息数量超过临界值，该频率控制模块160经由该FRQ_CTRL信号提供信息以改变该处理器核110于缓存交易处理模式中的时钟频率。这会导致该处理器核IIO消耗较多功率但能更快地处理该缓存消息。因此，藉由适当地设定缓存消息的临界数量，可减少该处理器102的总功率消耗。 参照图2，系图标说明在系统100的操作期间图1的电压调整器130之范例电压输出202的图标。该说明图标的Y轴表示该电压VDD的位准，而X轴表示时间。如图标，于时间期间204，该处理器102操作于主动模式且该操作电压VDD系处在主动电压位准。于时间205处，接收到模式改变指针，显示该处理器102应处于低功率模式。响应于使用者输入、于预定时间期间内无使用者输入或其它因素，可接收此模式改变指针。举例而言，软件可使得该模式改变指针被发布。于另一实施例中，软件能激活(initiate)该模式改变指针的发布，但该指针是直到已侦测到没有该总线活动一段时间后才会产生。于其它实施例中，响应于一段时间没有该总线活动，可发布该模式改变指针而无须软件激活。
响应于该模式改变指针，该电压VDD系改变至该保持电压位准，而该处理器102进入该低功率模式并于时间期间206维持于低功率模式。于时间207处，该处理器102接收缓存消息。响应于前述动作，该处理器102改变至该缓存交易处理模式且该电压位准VDD被设定为该缓存交易处理电压位准。该处理器102于时间期间208保持于缓存交易处理模式。响应于该缓存消息的处理完成，于时间209处，该处理器102返回至低功率模式且藉由该电压调整器130所提供之电压VDD被设定为保持电压。 该时间期间208的持续期间视该处理器核110的时钟频率而定。如果于特定时间所接收之缓存消息数量超过临界值，可调整该时钟频率用以縮短时间期间208。这会增加该处理器102于该时间期间208所消耗的功率量，但容许该处理器102更快速地处理缓存消 息并且更快速地于时间期间210返回至低功率状态。因此，缓存消息的临界数量可被设定 用以减少该处理器102的总功率消耗。 于时间211处，接收另一缓存消息。响应于前述动作，该电压VDD系设定为该缓存 交易处理电压位准并且该处理器102于时间期间212进入缓存交易处理模式。在缓存消息 于时间213处完成处理后，该处理器102返回至低功率模式且该电压VDD于时间期间214 被设定为保持电压位准。因此，该处理器102能进入缓存交易处理模式且于每一次接收到 缓存消息时返回至该低功率模式。 于时间215处，接受到模式改变指针，表示该处理器102应改变至该主动模式。响 应于使用者输入或其它因素，可接收该模式改变指针。举例而言，周边装置可激活中断，该 中断会产生该模式改变指针。于另一实施例中，响应于时间期间的期限(e邓iration)，可接 收该模式改变指针。响应于该模式改变指针，该处理器102改变至主动模式且该操作电压 VDD于该时间期间216再一次被设定至最高位准。 参照图3，系图标说明频率控制模块360的特定实施例的方块图，该频率控制模块 360对应于图1中之频率控制模块160。该频率控制模块360包含时钟模块305、时间计数 器306、一致性消息计数器310与频率选择模块315。该时钟模块305包含输出端以提供时 钟信号CLK。该时间计数器306包含输出端以及用以接收该时钟信号CLK之输入端。该一 致性消息计数器310包含连接至该时间计数器306的输出端的输入端(标示为RESET)。该 一致性消息计数器310也包含输出端以用以接收该信号M_RCV之输入端。该频率选择模块 315包含连接至该一致性消息计数器310的输出端之输入端、用以接收该MODE_INDICATOR 信号之输入端以及用以提供该信号FRQ_CTRL之输出端。 于操作期间，该频率选择模块依据该MODE_INDICATOR信号所指示的操作模式经 由该FRQ—CTRL信号提供信息来设定该处理器核110的时钟频率。再者，当接收到一致性消 息时，系经由该信号M_RCV来通知该一致性消息计数器310。响应于前述动作，藉由该一致 性消息计数器310所储存的数值系得以调整。另外，该时间计数器306提供信号至该RESET 输入端，用以于特定时间期间过后根据该时钟信号CLK重新设定该一致性消息计数器310。 于特定实施例中，该计数器306为一种递减计数器(decrement counter)，其开始于一初始 数值且根据该时钟信号CLK的转变向下计数至零为止。当该计数器306到达零时，会提供用 以重置(reset)该一致性消息计数器的信号。因此，该一致性消息计数器310所储存的数 值可代表于时间期间所接收之一致性消息数量。该时间期间可为固定值或为可程序化值。 可根据系统100的BIOS值、根据于处理器102中执行的指令或根据其它由使用者所程序化 者来设定该可程序化值。 如果藉由该一致性消息计数器310所储存的数值于被重置前超过临界值，则表示 于设定时间期间所接收的一致性消息数量超过该临界值，该一致性消息计数器310便会通 知该频率选择模块210。响应于前述动作，当该处理器102处于该缓存交易处理模式时，该 频率选择模块210会经由该信号FR(LCTRL提供信息以改变该处理器核110的时钟频率。因 此，如果于特定时间期间所接收的一致性消息数量超过临界值，则频率控制模块360于该 处理器102在该缓存交易处理模式时会调整该处理器核110的时钟速度，确保该一致性消 息被更快速地处理，因而允许该处理器102快速地从该缓存交易处理模式返回至低功率模式以及节省功率。 参照图4，系图标说明一种提供电压给处理器之方法的特别实施例之流程图。于 方块402处，于第一期间提供第一操作电压给处理器，使得该处理器处于主动模式。于方块 404处，指令系于第一期间由该处理器执行。于方块406处，接收模式改变指针。响应于该 模式改变指针，于方块408处，在第二时间期间提供保持电压给该处理器。
于方块410处，于第二期间接收一致性消息。响应于前述动作，于方块412处，在 第三期间提供第二操作电压(second operating voltage)给该处理器。于方块414处，在 该处理器进行处理一致性消息。于方块416处，响应于该一致性消息的处理完成，在第四期 间提供保持电压给该处理器。因此，该处理器无须进入主动模式即可处理一致性消息，进而 容许该处理器更快速地返回低功率模式，因而节省功率。 参照图5，系图标说明一种提供电压给处理器之方法的另一实施例之流程图。于方 块502处，处理器于第一期间系处于低功率模式，且因而于此期间提供保持电压给该处理 器。于方块504处，当该处理器处于低功率模式时，系于第一期间接收一致性消息。响应于 前述动作，于方块506处，该处理器进入缓存交易处理模式且于第二时间期间提供第一操 作电压。于方块508处，于第二期间(即当该处理器处于该缓存交易处理模式时)处理该 缓存消息。 于方块510处，响应于该一致性消息的处理完成，该处理器返回该低功率模式，且 保持电压系于第三时间期间提供。于方块512处，当该处理器处于低功率模式时，于第三时 间期间接收模式改变指针。响应于前述动作，于方块514处，该处理器进入主动模式且第二 操作电压系提供给该处理器。 在参酌本说明书以及实施此处揭示之揭露内容后，该揭露内容之其它实施例、效 用与优点对熟习该技术领域者而言将是显而易见的。应进一步了解到的是，虽然某些电路 组件与模块系描绘与描述为连接于其它电路组件，但所述之组件也可藉由额外的电路组件 (如电阻器、电容器与晶体管等)进行耦接。本说明书与图式应被视为仅作例示用，且因此 本发明之范畴系欲仅由以下的申请专利范围与其等效者所限制。
权利要求
一种方法，包括在第一期间提供第一操作电压给处理器(402)；在该第一期间于该处理器执行指令(404)；响应于在该第一期间接收模式改变指针(406)，于第二期间提供保持电压给该处理器(408)，其中该处理器在该第二期间处于保持状态中，且其中该保持电压低于该第一操作电压；响应于在该第二期间接收第一缓存消息(410)，于第三期间提供第二操作电压给该处理器(412)，该第二操作电压低于该第一操作电压而大于该保持电压；以及于该第三期间处理该第一缓存消息(414)。
2. 如权利要求1所述的方法，其中，该缓存消息为缓存一致性消息。
3. 如权利要求1所述的方法，还包括响应于完成该缓存消息的处理，于第四期间提供该保持电压给该处理器(416)。
4. 如权利要求3所述的方法，还包括于该第四期间接收第二缓存消息(206);以及响应于接收该第二缓存消息，于第五期间提供该第二操作电压(208)。
5. 如权利要求l所述的方法，还包括于该第一期间提供具有第一频率的时钟信号给该处理器(160);以及于该第三期间提供具有第二频率的时钟信号给该处理器(160)。
6. 如权利要求5所述的方法，还包括根据所接收的缓存消息的数量，决定该第二频率。
7. 如权利要求6所述的方法，其中，决定该第二频率的步骤包括根据于第一时间期间所接收的缓存消息的数量，决定该第二频率。
8. —种装置，包括处理器(102)，包括处理器核与缓存；模式控制模块(140)，构造为控制该处理器的操作模式；电压调整器(130)，构造为响应于指示该处理器的主动模式的该模式控制模块，将该处理器的操作电压设定至第一电压；响应于指示该处理器的低处理模式的该模式控制模块，将该处理器的操作电压设定至低于该第一电压的第二电压，其中该处理器能以该低处理模式处理缓存消息；以及响应于指示该处理器处于保持模式中的该模式控制模块，将该操作电压设定至第三电压，该第三电压低于该第二电压。
9. 如权利要求8所述的装置，其中，该模式控制模块构造为响应于在该处理器处于该保持模式时该处理器接收缓存消息，将该操作模式设定至该低处理模式。
10. 如权利要求9所述的装置，其中，该模式控制模块构造为响应于该处理器完成该缓存消息的处理，将该操作模式设定至该保持模式。
全文摘要
本发明提供一种可操作于三种不同模式的处理器。于主动模式中，提供第一电压给该处理器，其中该第一电压足以容许该处理器执行指令(402)。于低功率模式中，提供保持电压(retention voltage)给该处理器(408)。相较于在主动模式中，该处理器于保持模式中会消耗较少的功率。此外，该处理器可操作于第三种模式，其中电压提供给该处理器而足以容许该处理器处理缓存(cache)消息，例如一致性(coherency)消息，但不足以使处理器执行其它正规的操作或只能够在速度相对于主动模式缓慢很多的情况让处理器进行正规的操作(412)。
文档编号G06F1/32GK101730872SQ200880014524
公开日2010年6月9日 申请日期2008年5月2日 优先权日2007年5月2日
发明者A·布拉诺维尔, F·P·赫尔姆斯, M·斯坦曼 申请人:先进微装置公司