专利名称：一种多cpu间通信的方法和继电保护装置的制作方法
技术领域：
本发明属于电力系统自动化和继电保护技术领域，特别是涉及自动控制系统中的核心元
件CPU间的通信方法和采用这种通信方法的装置。
背景技术：
现代电力系统中的自动装置、测量装置和继电保护装置绝大多数由微处理机、集成电路
和电子元器件组成，这些自动装置、测量装置和继电保护装置统称为"智能电子设备"IED (Intelligent Electric Device)。随着大规模集成电路和微处理器技术的飞速发展，智能 电子设备IED的核心元件CPU的功能和作用也歩入了一个新的时代，许多IED需要多个 CPU协同工作，如何解决多CPU间通信问题，如何提高CPU间的传输速率和效率以及传 输的可靠性等问题， 一直是自动控制领域中探讨和研究的问题。 一般微处理器之间数 据传输模式有并行传输和串行传输，并行模式传输速度快，但占用的数据线多， 一般 只限于短距离传输，在工业控制领域，CPU之间、CPU与外设之间一般采用串行模式进 行数据传输，早期采用硬件UART接口，目甜大多采用SPI、 12(]等串行接口，尤其是 SPI串行通信，由于其通信原理简单，占用的数据线少，协议简单，可实现高速全双 工同歩传输，而被普遍应用于工业控制领域中CPU之间、CPU与外设之间的数据传输中。 由于串行传输是将数据一位一位进行传送的，以及SPI传输本身的特性，通信数据量 较大时会耗费大量的系统资源，同时容易出现数据丢失和传输错误，对于实时性要求高和系 统可靠性要求高的自动控制系统是不允许的
发明内容
-
本发明为克服现有技术的不足，提供了一种超高速、实时记忆的多CPU间通信的方法以 及采用这种方法的装置，提高了CPU间的通信速度和CPU工作的灵活性，并可以使通信数据
实时保存，掉电不丢失，通信原理简单，可靠性高。
本发明的技术方案如下
一种多CPU间通信的方法，所述CPU采用高速的全双工串行SPI接口，其特征在于在 所述CPU间设置铁电存储器FRAM，至少两个CPU的SPI 口通过一个FRAM的SPI 口相连，所述连有FRAM并通过其进行通信的CPU之间连接有防冲突通信线，所述CPU间通过FRAM发 送和接收数据。
所述防冲突通信线为通过FRAM进行通信的CPU之间的己方CPU的10 口与对方CPU的 外部中断EINT之间的连线和己方CPU的外部中断EINT与对方CPU的10 口之间的连线。
CPU将10 口置于低电平时，向FRAM写入数据，并写入特定标志；CPU的外部中断EINT 在激活状态时，先读取特定标志，再读数据，然后写入特定标志；CPU的外部中断EINT在 触发脉冲的上升沿激活。
与一个FRA'M的SPI 口相连的CPU为两个，CPUl和CPU2， CPUl的10 口接在CPU2的外 部中断EINT上，CPU2的10 口接在CPUl的外部中断EINT上。
所述CPU为LPC2200系列的嵌入式ARM。 -
所述铁Hl存储器FRAM为FM25CL256。
一种多CPU间通信的装置，所述CPU采用高速的全双工串行SPI接口，其特征在于还 包括铁电存储器FRAM，至少两个CPU的SPI 口通过一个FRAM的SPI 口相连，所述连有FRAM 并通过其进行通信的CPU之间连接有防冲突通信线，所述CPU间通过FRAM发送和接收数据。
所述防冲突通信线为通过FRAM进行通信的CPU之间的己方CPU的10 口与对方CPU的 外部中断EINT之间的连线和己方CPU的外部中断EINT与对方CPU的10 口之间的连线。
所述CPU为两个CPUl和CPU2，两个CPU的SPI接口分别与FRAM的SPI 口相连，CPUl 的10 口连在CPU2的外部中断上，CPU2的10 口连接在CPUl的外部中断上。
所述CPU为三个CPU1、 CPU2和CPU3，所述CPUl与CPU3之间连接一个FRAM1, CPUl 与CPU2之间连接另一个F隨2， ， CPUl的SPI1接口和CPU3的SPI1接口通过FRAM1的SPI 口相连，CPUl的SPIO接匚l和CPU2的SP工O接口通过FRAM2的SPI 口相连，CPUl的101 口 连在CPU3的外部中断EINT1上，CPU3的101 口连在CPUl的EINT1上，CPUl的100 口连在 CPU2的外部中断EINTO上，CPU2的100 口连在CPUl的EINTO上。
--种继电保护设备，该设备包含上述采用多CPU间通信的装置。 本发明的技术效果
本发明多CPU间通信的方法，通过至少两个CPU的SPI 口分别与一个铁电存储器FRAM 的SP1 口相连，利用FRAM的屮间传递和储存作用来实现CPU之间的通信，FRAM作为数据存 储器，其快速存储和i卖取功能在本发明中起到了高效数据缓冲器的作用，因此本发明与一个FRAM相连的CPU之间通信时可以将数据缓存到FRAM上，由FRAM在接收数据的CPU空闲 时将数据传入，这实际上大大提高了 CPU间的通信速率，也使CPU的工作更加灵活，更充 分的利用了CPU的资源。FRAM利用铁电晶体的铁电效应实现数据存储，读写速度快，数 据可以实时保存，掉电不丢失；由于FRAM只有一个SPI通信接口，因此为避免两个CPU同 时读写的冲突，本发明在通过FRAM进行通信的CPU的10 口和外部中断之间连接防冲突通 信线，解决了数据读写冲突的问题；由于SPT读写的特点，本发明设计的通信方式对于各 种CPU间不同的SPI通信速度均相互兼容，主机、从机可动态改变，两个CPU都具有数据 发送的主动权，因此该通信方式具有非常高的可靠性。 -
采用本发明的超高速的实时记忆的多CPU间通信方法的装置，CPU间通信速度可达到 3.74Mbps，在高性能CPU支持下，最高可达到18Mb/s;本装置采用的FRAM为FM25CL256, 可记忆最近CPU通信的256Kb数据，最大的FRAM可记忆4Mb;除LPC系列的CPU外，还可 支持具有SPI接口其他种类的CPU，如DSP等。将该装置用于电力系统的继电保护设备中， 使产品的可靠性和运算速度得到了充分保证。
做图说明
图1为本发明三个CPU之间的通信方法的原理框图。
具体实施例方式
如图1所示， 一种多CPU间的通信方法，所述CPU间采用高速的全双工串行SPI通信 方式，CPU间设置铁电存储器FRAM，两个CPU的SPI 口通过FRAM的SPI 口相连。本发明有 三个CPU协同工作，CPUl与CPU2之间，CPUl与CPU3之间分别连接一个FRAM,为建立相互 兼容的开发平台，三个CPU均为LPC2200系列的嵌入式ARM。
对干CPUl和CPU2的通信，CPUl和CPU2的SPIO 口通过FRAM2的SPI 口相连，为避免 两个CPU同时读写冲突，在CPUl和CPU2间再连接两根防冲突通信线，CPUl的100 口连在 CPU2的外部中断E皿O上，CPU2的100 口连接在CPUl的外部中断EINTO上。
在通信时，如果CPU1需要向CPU2传送数据，它先将IOO口置低，表示CPUl通信准备 就绪，正在通信等待中。再检测CPU2的100 口状态，如果也置低，就表明CPU2正占用通 信线路，软件随机延时后重新启动通信，如果CPU2的100 口没有置低，则CPUl可以向FRAM2 读写数据，并在FRAM2的特定存储单元写入此次读写的特定标志，读写完成后将100 口置 高。此时CPU2对应的外部中断在触发脉冲的上升沿激活，CPU2立即进入中断程序，先将 100 口置低，再检测CPU1的100 口状态，如果未置低，则表示允许通信，CPU2开始对FRAM2 进行读写数据，先读取特定的标志位单元，根据标志位单元信息，读取FRAM2中数据，并 在它的特定单元的CPU2位置上写入读取成功或失败的标志，读写完成后将100 口置高。
然后CPU1立即进入中断，读取标志位，如通信成功则立即退出。如果通信失败，则返 回失败标志，再重新建立通信。重发次数根据系统设计的具体要求来设定。
如果是CPU2主动跟CPU1通信也是如此。
同样CPU1和CPU3之间通信也是这样。
应当指出，以上所述具体实施方式
可以使本领域的技术人员更全面地理解本发明创造， 但不以任何方式限制本发明创造。因此，尽管本说明书参照附图和实施例对本发明创造己进 行了详细的说明，但是，本领域技术人员应当理解，仍然可以对本发明创造进行修改或者等 同替换；而一切不脱离本发明创造的精神和范围的技术方案及其改进，其均涵盖在本发明创 造专利的保护范围当中。
权利要求
1.一种多CPU间通信的方法，所述CPU采用高速的全双工串行SPI接口，其特征在于在所述CPU间设置铁电存储器FRAM，至少两个CPU的SPI口通过一个FRAM的SPI口相连，所述连有FRAM并通过其进行通信的CPU之间连接有防冲突通信线，所述CPU间通过FRAM发送和接收数据。
2. 根据权利要求1所述的多CPU间的通信方法，其特征在于所述防冲突通信线为通过FRAM 进行通信的CPL'之间的己方CPU的10 口与对方CPU的外部中断EINT之间的连线和己方CPU 的外部中断EINT与对方CPU的10 口之间的连线。
3. 根据权利要求2所述的多CPU间的通信方法，其特征在于CPU将10 口置于低电平时， 向FRAM写入数据，并写入特定标志；CPU的外部中断EINT在激活状态时，先读取特定标志， 再读数据，然后写入特定标志；CPU的外部中断EINT在触发脉冲的上升沿激活。
4. 根据权利要求3所述的多CPU间的通信方法，其特征在于与一个FRAM的SPI 口相连的 CPU为两个，CPU1和CPU2， CPU1的10 口接在CPU2的外部中断EINT上，CPU2的10 口接在 CPU1的外部中断EINT上。
5. 根据权利要求3所述的多CPU间的通信方法，其特征在于所述CPU为LPC2200系列的嵌 入式ARM。
6. 根据权利要求3所述的多CPU间的通信方法，其特征在于所述铁电存储器FRAM为 FM25CL256。
7. —种多CPU间通信的装置，所述CPU采用高速的全双工串行SPI接口，其特征在于还包 括铁电存储器FRAM，至少两个CPU的SPI 口通过一个FRAM的SPI 口相连，所述连有FRAM 并通过其进行通信的CPU之间连接有防冲突通信线，所述CPU间通过FRAM发送和接收数据。
8. 根据权利要求7所述的多CPU间通信的装置，其特征在于所述防冲突通信线为通过FRAM 进行通信的CPU之间的己方CPU的10 口与对方CPU的外部中断EINT之间的连线和己方CPU 的外部中断EINT与对方CPU的10 口之间的连线。
9. 根据权利要求8所述的多CPU间的通信的装置，其特征在于.所述CPU为两个CPUl和 CPU2，两个CPU的SPI接口分别与FRAM的SPI 口相连，CPU1的10 口连在CPU2的外部中断 上，CPU2的10 口连接在CPU1的外部中断上。
10. 根据权利要求8所述的多CPU间的通信的装置，其特征在于所述CPU为三个CPUl、 CPU2和CPU3，所述CPUl与CPU3之间连接一个FRAMl， CPUl与CPU2之间连接另一个FRAM2，CHJ1的SPI1接口和CPLJ3的SPI1接口通过FRAM1的SPI 口相连，CPL!l的SPIO接口和CPU2 的SP10接口通过卜'RAM2的SPI 口相连，CPlil的101 口连在CPU3的外部中断EINT1上，CPU3 的丄01 口连在CPU1的EJNT1上，CPU1的100 口连在CPU2的外部中断EINT0上，CPU2的100 口连在CPU1的EINT0上。
11. 一种继电保护设备，该设备包含上述采用多CPU间通信的装置
全文摘要
一种多CPU间的通信方法，CPU间采用高速的全双工串行SPI通信方式，其特征在于所述CPU间设置铁电存储器FRAM，至少两个CPU的SPI口通过一个FRAM的SPI口相连，所述连有FRAM并通过其进行通信的CPU之间连接有防冲突通信线，所述CPU间通过FRAM发送和接收数据。本发明设计的多CPU间的通信方法，提高了CPU间的传输速度和可靠性，解决了两个CPU同时读写数据的冲突问题。将采用本发明的多CPU间的通信方法的装置用于继电保护设备中，使产品的可靠性和运算速度得到了充分保证。
文档编号G06F15/16GK101604304SQ20091007688
公开日2009年12月16日 申请日期2009年1月24日 优先权日2009年1月24日
发明者云 张, 袁启洪, 郝力宏, 郭庆良, 黄益庄 申请人:北京清电华力电气自动化科技有限公司