光学微缩技术节点中的集成电路设计的制作方法

专利名称：：光学微缩技术节点中的集成电路设计的制作方法
技术领域：
：本发明涉及半导体技术，具体地说，涉及光学微缩技术节点中的集成电路设计。
背景技术：
：半导体制造服务机构(例如，代工厂)提供标准技术节点的光学(或者光刻)微缩工艺，所谓的"半节点"工艺。光学微缩技术节点("半节点")工艺可包括具有在国际半导体技术路线图(InternationalTechnologyRoadmapforSemiconductors)上的技术节点之间尺寸的工艺。典型光学微缩工艺的例子包括40,55，80，和110纳米节点工艺，然而任何光学缩放比例因子也可以的。这些典型的光学微缩工艺分别是45，65,90，和130纳米标准技术节点工艺的光学微缩。光学微缩工艺包括在没有重新设计电路的情况下，为了适合更小的面积而减小电路或芯片尺寸的任何工艺。因此，光学微缩工艺的供应允许设计者改善集成电路的性能和减小集成电路的尺寸。还可以通过，例如，增加每个晶圓可利用的管芯的数量来降低成本。由于不需要在新节点中设计，光学微缩工艺的使用还能允许快速实现那些使用由标准(非光学微缩)节点提供的设计(例如，绘制)的益处。换言之，在标准节点中为集成电路(IC)所做的设计可用于在更小(微缩)技术节点(例如，半节点)中制造IC。然而，为了确保将使用光学微缩技术节点制造的电路的适当的可制造性和性能，集成电路的设计者需要进行各种动作。因此，设计者渴望为减少操作而提供的设计工艺和系统以在光学微缩工艺中提供电路。
发明内容在一个实施例中，本发明提供了一种设计电路的方法。该方法包括提供与^殳计相关的第一组设计数据。第一组设计数据在第一技术节点中。使用包括嵌入的比例因子的模型仿真该设计。从仿真的^:计中生成布图。布图可在第一技术节点尺寸中。用布图生成第二组设计数据。第二组数据在第二4支术节点中。第二技术节点是第一技术节点的光学微缩。在实施例中，第二组数据包括将在光掩膜上形成的图案。本发明还提供了一种包括提供设计布图的设计电路的方法。布图在第一技术节点中。使用具有嵌入的比例因子的布图参数提取(LPE)工具从第一技术节点中的布图中提取参数。所提取的参数与第二技术节点中的布图相关。本发明还提供了设计电路的方法的另一实施例。提供设计的布图。布图在第一节点中。使用具有嵌入的比例因子的技术文件从布图中提取参数。所提取的参数与第二技术节点中的布图相关。在实施例中，该提取使用RC提取技术文件。在实施例中，第二技术节点是第一技术节点的光学微缩。除了上面所论述的方法以外，还提供了包括嵌入的比例因子的、包括系统和计算机可读介质的相似的实施例，例如在仿真模式中，提取技术文件和/或LPE(例如，LPE平台)。当结合相应附图阅读下面的详细描述时，得以最好的理解本发明的各方面。应注意到，根据本行业中的标准操作，附图中的各种特征不是按比例绘制的。实际上，为了论述清楚，图示特征的尺寸是可任意增加或者减小的。图1是示出了电路的设计流程的一个实施例的流程图。图2是示出了在电路设计工艺中使用的工具的实施例的表格。图3是示出了用于电路设计系统的实施例的框图。图4是示出了芯片(衬底上的集成电^0的设计流程的实施例的流程图。图5是示出了在光学微缩技术节点中准备设计数据的实施例的示意图。图6是示出了光学微缩技术节点中电路的透明设计流程的实施例的流程图。图7示出了在光学微缩技术节点中芯片的透明设计流程的实施例的流程图。图8示出了包括嵌入比例因子的技术文件的实施例。图9示出了用于包括DFM的透明设计流程的系统的实施例的框图。图10示出了用于透明设计流程的系统实施例的框图。图11示出了用于植入设计流程的计算机系统的实施例的框图。具体实施例方式应当理解，为了实现本发明的不同功能部件，下面的公开提供了很多不同的实施例，或者例子。下面描述组件和布置的具体例子以简化本发明。当然，这些仅仅是例子而不意图限定本发明。另外，本发明在各种实例中可重复附图标记和/或字母。该重复是为了简化和清楚的目的且其自身并不表示所论述的各种实施例和/或结构之间的关系。应当理解，为了清楚，并且没有按比例地提供所提供的附图和某些元件。另外，提供具体实施例，或者例子来更好的描述更一般的发明构思。很多工艺是本领域技术人员已知的，且仅描述其一般细节。此外，这里所描述的方法学仅仅是示例性的，且其可包括除了这里所描述的以外的附加的、少数的、和/或不同的工具和/或步骤。可在一个或多个设计工具(电子设计分析或者EDA工具)或者计算机可读介质装置中提供所描述的方法学并且由包括，例如，无工厂的IC设计公司中的IC设计者、半导体代工厂中的电路设计者和/或其他可能的用户所使用。使用本领域技术人员已知的术语(例如，Liberty,APICE，Verilog，Hercules等)提供这里所描述的EDA工具(以及它们的输入/输出)；本领域4支术人员还会认识到由例如，其他卖主提供的所述工具的其它实施例。EDA工具包括用于实施(布局和布线)或者验收(流片之前的最后许可)的SPICE才莫拟、LPE、RC提取、电迁移和电阻压降(IR-drop)分析工具、功率分析工具、时序分析工具、噪声分析工具和/或其它与设计的电或者物理属性相关的工具等在集成电路设计工艺的不同阶段中所使用的工具(例如，模拟工具)。另外，正如这里所描述的，可以以各种形式和格式提出设计数据(例如，与设计相关的数据)，例如，网表、原理图、布图文件、掩膜数据(例如，用于形成光掩膜的图案)和/或描述电路或芯片或其一部分的其它数据的表征。参照附图1,方法100示出了设计电^^的实施例。方法100可与下面参照图4说明的方法400结合使用，其中方法400用于芯片级集成。方法100提供6在第一技术节点中绘制的、将在第二技术节点中制造的电路的设计和验证，该第二技术节点是第一技术节点的光学微缩(例如，半节点)。包括在方法100的一个或多个步骤的描述中的是执行这些步骤或其中一部分的传统方法的描述。提供这些传统方法以进一步阐明这里所描述的包括附图6和7中描述的那些内容的系统和方法，且不意图以任何方式进行限定。此外，方法100(以及这里所提供的分别包括在，例如，附图6和附图7中的方法600和700)的一个或更多个描述被阐释为在45nm(标准技术节点)的第一技术节点中提供设计并且提供在第一技术节点一使用了比例因子0.9的40nm("半节点"或者所述45nm的光学微缩)技术节点的光学微缩中制造而待验证的设计。从上述描述中可以看出在本申请中的比例因子(包括后续实施例所提出的嵌入的比例因子)是由第一技术节点和第二技术节点决定的，例如比例因子可为0.9(N45—N40),也可为0.94(N90—N85),或者也可为0.86(C018—C152)等等，因此上述这些工艺节点仅仅是示例性的，且技术节点任何组合、光学微缩(半节点)技术节点和/或比例因子都是可以的并在本发明的范围内。方法IOO始于提供原理图的步骤102。该原理图可生成自设计说明书和定义将在衬底上制造的电路。原理图可被提供为(例如，转换为)网表(提如，SPICE网表)。可使用包括工艺专业数据库的工艺设计工具包(PDK)来生成网表。PDK可以包括由电路设计者使用的、以合适的技术文件格式的工艺模型和设计工具包。在传统的设计流程中，IC制造商(例如，代工供应商)提供与半节点工艺(例如，45nm工艺微缩)相关的PDK。在实施例中，在步骤102中生成的SPICE网表与半节点工艺相关。然后，所述方法IOO进入到可在网表上执行仿真的步骤104。该仿真可包括SPICE(SimulationProgramwithIntegratedCircuitEmphasis)模型等统计设计模型。SPICE是加州大学伯克利分校(UCBerkeley)开发的电路分析程序。SPICE可提供包括输出信号失真，信号电平，和时间延迟的完整物理仿真。其它仿真工具也可能附加到或代替SPICE(包括各种SPICE的商业变形)。该仿真可确定所提供的网表是否满足所述规格。该仿真(例如，SPICE模型)将包括半节点工艺(例如，40nm)中的几何参数。在传统的工艺流程中，电路设计者可提供将在步骤104中仿真的网表。所提供的网表环境需要包括用于仿真的比例因子(例如，0.9)以精确说明工艺的光学微缩。要求用户明确地并手动地设定所述比例因子(例如，通过确定地操作，例如，在软件程序上或者通过数据处理来选择选项)。待设定的变量的例子包括仿真工具的"选择比例(.optionscale)"参数。然后，方法100进入到执行定制或半定制布图的步骤106。布图可生成为GDS文件(例如，GDSII文件)，尽管其它格式也是可能的。在传统实施例中的步骤106中，网表用于以光学微缩技术节点尺寸来提供布图文件，即，与40nm工艺相关的布图。使用光学微缩技术节点的PDK生成布图。然后，方法100进入到物理验证工序开始并且特别是进行设计规则校验(DRC)的步骤108。DRC可确定是否存在对给定工艺相关的设计规则的违背。在实施例中，使用与所述光学微缩工艺(例如40nm)相关的DRC平台。然后，方法100进入到出现附加验证工序的步骤110。在实施例中，执行布图对原理图(LVS)(例如，布图与电路图对照)、布图寄生提取(LPE)(例如，为MOS、电阻器、电容器、电感器和/或其它半导体器件的布图参数提取)和/或电阻和电容提取(RCX)(例如为了时序仿真的互联寄生电阻和电容提取)，然而，也可以是其它验证步骤。步骤110使用布图和网表(例如，SPICE网表)来执行验证步骤中的一个或多个。步骤110判断布图和电路图是否匹配。步骤110还生成与光学微缩工艺技术节点相关的LPE网表和与所学微缩技术节点相关的寄生参数(例如，导线寄生)。在传统的实施例中，电路制造商(例如，代工厂)可提供与在验证中使用<table>tableseeoriginaldocumentpage8</column></row><table>的光学孩史缩工艺节点(例如，40nm)相关的LVS平台和/或RCX技术文件。要求用户(例如，电路设计者)在LVS、LPE、和/或RCX工具中的一个或多个中手动设置比例因子(即，通过例如，确定操作来选择对于软件程序或者数据的处理的选项)。下表示出了在所述LVS或者提取工具中设置的比例因子的实施例。可以是例如，由各种其它EDA工具所确定的多种其它实施例。然后，方法100进入到执行布图后仿真的步骤112。可使用基本上与如上面参照步骤104所描述的相似的SPICE仿真模型来执行布图后仿真。可在包括光学微缩技术节点的尺寸的布图上执行仿真。该仿真可确定电路的布图是否满足所规^各。对仿真模型的输入可包括LPE网表(SPICE网表)。在传统的实施例中，要求用户(例如，电路设计者)将比例因子包括在LPE网表环境中以在光学微缩工艺中提供设计数据的准确仿真。要求用户手动设定所述比例因子(例如，通过例如确定操作，来选择关于软件程序或者数据处理的选项)。待设定的变量的例子包括插入在网表中的".选择比例(.optionscale),，。然后，方法100进入到执行用于可制造性(DFM)增强的设计的步骤114。DFM可包括在将影响器件的电气特性的布图中相邻器件的分析。DFM增强包括那些对电路设计的修改使其更易于制造从而，例如，增加电路的产量、可靠性和/或质量。电路制造商可提供与光学微缩相关的DFM增强效用。DFM增强可包括光学临近修正(OPC)和其它分辨率增强技术(RET)和其它工艺仿真等工具。DFM增强技术可说明层间应力，多晶硅部件变圆，阱临近，区域长度(例如，OD)等制造变化并确定这样的工艺变化的电气和/或物理结果。在步骤114中，在传统实施例中，将光学微缩技术节点中的布图提供给DFM增强效用。DFM增强效用可以提供光学微缩尺寸中的最终布图。在方法100的实施例中，可以在该"最终，，布图上执行步骤108的DRC和/或LVS、LPE和步骤110的RCX等的一个或多个验证步骤。因此，在类似于方法100的设计流程的传统的实施利中，在整个方法100中的各个步骤中，要求用户(例如，电路设计者)声明比例因子命令。尤其是，必须手动地将比例因子插入到EDA工具，例如，插入到用于在步骤102中所描述的那样的预仿真的仿真工具(例如，模型)中以及插入到如步骤114中所描述的后仿真中，并且插入到如在步骤110中提供的LPE和/或RC提取工具中。现在参照示出了表200的附图2，表格200示出了可以在电路设计中使用的工具的实施例的高水平图，从而执行上述方法100中的步骤。表格200示出了工具的相应特征(技术节点)。尽管作为45纳米(N45)工艺和相关的40纳米工艺(N40)的光学微缩技术节点来进行说明，但是该表可说明任何工艺和该工艺的相应的光学微缩。该表示出了例如，包括信息库交换格式(LEF)的数据-格式的布图和用于平面布局数据的FRAM图以及作为与45纳米工艺相关的工具的如GDSII数据格式的掩膜图案数据。本领域技术人员易于认识到工具列表仅仅是示例性的并且可提供很多附加于或替代所列工具的工具。现在参照附图3,其示出用于提供与使用传统设计工具和方法学的光学《敬缩工艺相关的设计的电路设计系统300的框图。仿真系统302提供，如在参照附图1所描述的步骤104中所描述的仿真。仿真系统302包括与N45工艺相关的原理图304和用于光学微缩工艺(N45微缩)的仿真模型(SPICE模型)306。原理图304包括具有比例因子设置为0.9的网表，该比例因子由上述i殳计者手动提供的。将原理图304提供给LVS工具320。电路设计系统300还包括所述N45尺寸的GDS布图文件308。将该GDS布图308提供给与N45微缩工艺(例如，半节点或所述45纳米工艺的光学微缩工艺)的相关的DFM/LPE工具310。DFM/LPE工具310的运行要求在，例如，上述参照附图1的步骤110和/或114所描述的工具中设置比例因子0.9。在传统的实施例中，比例因子是由系统300的用户输入的。还将布图文件308提供给^是取工具312。提取工具312包括RCX技术文件。该技术文件与N45微缩工艺相关。提取工具312要求将比例因子提供给工具。在传统实施例中，系统300的用户输入所述比例因子。验证工具310和312分别提供具有以N45尺寸中绘制的器件的LPE网表和N40导线寄生。将这些发送至仿真模块314，其中使用具有N40导线RC316和N45微缩工艺模型(例如，用于光学微缩工艺的SPICE模型)318的N45尺寸原理图来提供后布图仿真。仿真模块314要求比例因子。在传统实施例中，系统300的用户必须确定设置比例因子以说明所述N45尺寸原理图。LVS工具320可执行N45尺寸原理图304和N45尺寸原理图316的验证。因此，在实施例中，LVS工具320执行两个都与N45几何图形有关的文件的验证。现在参照示出用于芯片设计的方法400的实施例的流程图的附图4。方法400为用于包括芯片级集成的设计的步骤提供一般的说明。方法400提供绘制在第一技术节点中的、将在第二技术节点中制造芯片(例如，集成电路)的设计和验证，第二技术节点是第一技术节点的光学微缩(例如，半节点)。包括在方法400的一个或多个步骤的描述中的是执行一个步骤或其部分的传统方法的描述。提供这些传统方法以进一步阐明这里描述的系统和方法而不是意图以任何方式限定本发明。此外，将方法400描述为在第一技术节点一45m^支术节点中提供用于在使用比例因子0.9的第一技术节点一40nm("半节点"或者45nm的光学微缩)技术节点中制造而待设计和验证的设计。这些工艺节点仅仅是示例性的并且可以是技术节点、光学微缩技术节点(半节点)和/或比例因子的任意组合并在所公开的范围内。方法400开始于执行合成(例如，RTL合成或者逻辑合成)的步骤402。已提供了规格。在实施例中规格包括电路的寄存器转移电平(RTL)。步骤402合成提供用于光学微缩工艺(例如，40nm工艺)提供门电平网表和预测的后布图时序结果。为了产生门电平网表和预测的时序结果，设计者可使用包括例如，可使用方法IOO生成的1/0单元，SRAM单元，IP单元等单元的标准4支术节点(非光学微缩技术节点，例如，45nm)单元程序库和/或本领域已知的包括在单元程序库中的其它电路元件。然后，方法400进入到使用由步骤402提供的门电平网表来执行布图和布线(P&R)工序的步骤404。P&R在标准技术节点(例如，45nm尺寸)中生成芯片布图。为提供布图，设计者可使用上面参照步骤402所描述的所述单元程序库、P&R技术文件、光学微缩技术节点时序和功率技术文件。在传统实施例中，可使用与45nm尺寸工艺相关的程序库工具包和40nm电气特性来生成P&R布图数据库。在传统的实施例中，可以使用包括45nm布线A见则和40nmRC技术文件的P&R技术文件来生成P&R布图数据库。在传统的实施例中，用户必须确定地提供P&R工具比例参数设置以提供i殳当的互连比例(说明光学微缩工艺)。例如，设计者可输入比例因子0.9来提供从45nm工艺到40nm工艺的光学微缩。在下表中提供P&R工具中的比例因子的例子。很多其它实施例也是可能的，例如，由各种其它EDA工具所确定的。<table>tableseeoriginaldocumentpage12</column></row><table>然后，方法400进入到在步骤404里提供的芯片布图上执行RC提取、时序和/或窜扰(xtalk)的步骤406。尤其是，提供在整个技术节点(45nm)中的P&R布图数据库。工具生成与半节点技术节点(40nm)相关的STA定时和串扰结果。可使用与光学微缩技术节点相关的RC技术文件和包括与光学微缩技术节点(40nm)相关的时序和串扰图的程序库工具包来生成结果。在传统实施例中，为了执行互连或者互连网格(net)的RC提取(RCX)，用户使用用于微缩工艺的RCX技术文件并且手动输入比例因子(例如，0.9)以恰当地按比例绘制布图。在传统的实施例中，设计者必须确定地提供所述比例因子来说明光学微缩工艺。例如，设计者可输入比例因子0.9来提供从45nm工艺到40nm工艺的光学樣i缩。在下表提供了RCX工具中的比例因子的例子。很多其它实施例也是可能的的，例如，由各种其它EDA工具所确定的。RCX工具Star-RCXTQRC输入文件Milkyway数据库或DEF文件DEF文件布图缩放(在Star-RCXT命令文件中)magnification—factor:0.9(在Fire&Ice命令文件中)extraction—setup-layoutscale0.9Xtalk库准备AstroXtalkCeltic输入文件匿SPICELPESPICE布图缩放.optionscale=0.9.optionscale=0.9然后，方法400进入到在芯片布图上执行进一步分析来确定功率、IR(例如，电压降)和与光学微缩技术节点相关的芯片布图的电迁移(EM)特性的步骤408。例如，提供在45nm尺寸中的芯片布图并且生成功率、IR和EM结果。可使用具有均与光学微缩工艺相关的时序和功率栅格图、RC技术文件和EM规则的程序库来生成结果。生成的结果可包括与光学微缩工艺节点相关的芯片功率分析结果和/或与所述光学微缩工艺节点布图环境相关的芯片IR/EM分析结果。在传统的实施例中，用户必须确定地(手动)将比例因子(例如，0.9)输入到要被工具分析的IR/EM工具和/或设计数据(例如，布图)中以确定在所述光学比例技术节点尺寸中的芯片的IR/EM和/或功率分析。例如，设计者输入比例因子0.9来提供从45nm工艺到40nm工艺的光学微缩。在下表中提供了IR/EM工具中比例因子的例子。很多其它实施例也是可能的，例如，由各种其它EDA工具所确定的。<table>tableseeoriginaldocumentpage14</column></row><table>然后，方法400进入到在布图中设置虚拟特征和/或执行设计规则校验(DRC)的步骤410。虛拟特征可包括虛拟多晶特征(DPO)、在有源区(DOD)中的虛拟特征、虛拟金属特征(DM)和/或其它本领域中已知的虛拟图案类型。用于提供虛拟特征图案的虛拟特征效用可与光学微缩工艺相关。可使用与所述光学微缩工艺相关的DRC平台(deck)来执行DRC。步骤410在包括虚拟特征和DRC结果的标准技术节点(例如，45nm)中生成芯片布图。然后，方法400进入到执行包括LVS的马全证工序并且提取由LPE和RCX工具所包括的参数的步骤412。提供布图并将其与网表(SPICE网表)进行比较，其中布图与网表都设置在标准技术节点(例如，45nm)中提。LVS工具确定网表和布图是否匹配。提取工具生成与在光学微缩技术节点(例如40nm)中的设计相关的寄生。LVS平台可与光学微缩工艺相关。RCX技术文件也可与光学微缩工艺相关。生成具有光学微缩(40nm)寄生的标准寄生转换格式(StandardParasiticExchangeFormatSPEF)网表。在传统实施例中，为了确保所提供的布图(例如，45nm布图)的适当提取，设计者将比例因子(例如,0.9)手动地提供给RCX技术文件。这已通过上面参照方法100中的步骤U0详细描述过。然后，方法400进入到执行后布图仿真的步骤414。提供在步骤412中提供的SPEF门电平网表和与所述40nm工艺相关的SDF文件。仿真提供与光学微缩工艺(例如，40nm)相关的时序参数。可使用单元程序库、Verilog、和时序模型来执行分析。在传统实施例中，仿真要求用户确定地输入比例因子以说明光学微缩技术节点。例如，设计者必须输入比例因子0.9以说明从45nm到40nm工艺的微缩。这已通过参照方法100中的步骤104和/或112详细描述过。因此，如上面参照附图1,2，3和4的描述，在设计电路和/或芯片的传统实施例中，用户需要在一个或多个设计步骤中手动指定比例因子以说明向所述光学微缩技术节点工艺的转移。上面描述的是要求微缩参数的手动规格的设计步骤的例子，并且包括在使用用于仿真(例如，SPICE仿真前和后布图)的EDA工具、布图和布线(PR)、RC提取(RCX)、串扰和时序分析、IR和EM分析和DFM的EDA工具当中的手动规J各。用于比例因子的手动插入的这些要求增加了设计工艺的出错风险。例如，忽略了准确地设置微缩参数的设计者可能会错误地建模其电路模型并发现解决所导致的错误是困难的。因此，希望有用于光学微缩技术节点(半节点工艺)的、不易出错并容易控制设计质量的工艺。此外，在电路制造商是向电路设计者(无工厂设计公司)提供的服务的代工厂的情况下，要求电路设计者考虑更少的工艺改善了客户服务。现在，参照示出描述光学微缩工艺的原理图的附图5。在第一、标准的、技术节点，例如45nm工艺中的提供设计数据、布图502。可由电路设计者(例如，无工厂IC客户)提供该设计。然后用EDA工具504(例如，仿真(SPICE)模型、LPE和RC技术文件)提供适当的缩放比例。在实施例中，使用将在下面进一步描述的嵌入的比例因子来提供缩放比例。尽管技术节点和比例因子的任何可能的组合都是可能的，在示意性实施例中，嵌入比例因子0.9来提供从45nm布图到40nm器件506的光学缩;改比例(例如，转移)。该光学缩放比例在光学微缩工艺节点(例如，40nm)中提供器件或设计数据(例如，掩膜图案数据)506。例如，在示意性的实施例中，所提供的是包括均与所述40nm技术节点相关的RC、时序、功率和面积的40nm器件406。换句话说，能够将与45nm设计MJ'j相关的设计数据转化到与40nm技术节点相关的设计数据15中，例如，转化到40nm技术节点中的掩膜数据库。该转化可以对用户透明地发生。该转化或光学微缩使管芯尺寸降低。在示意性实施例中，所述比例因子使管芯尺寸降低约20%。现在参照示出包括电路设计流程的方法600的附图6。除了这里提及的修改以外，方法600与上述方法IOO基本上类似。方法600可用于为最初在标准技术节点中设计的但是将使用标准技术节点的光学微缩工艺制造的电路提供设计，由此提供从一个技术节点到光学微缩技术节点的设计数据的转化。使用提供45纳米(N45)的标准技术节点和40纳米(N40)的光学微缩技术节点的实施例来更详细的描述方法600。然而，一般而言，可以是4支术节点和比例因子的任何组合并且在本发明的范围内，尤其是对于方法600。方法600开始于与上面参照附图1所描述的步骤102基本上类似的步骤602。方法600可用于为在标准(非半节点)技术节点中设计和将使用标准技术节点的光学微缩技术节点工艺(半节点)制造的电路提供设计。可提供在标准技术节点中的电路的原理图。在实施例中，提供在45纳米技术节点中的原理图。然后方法600进入到执行电路的网表的仿真步骤604。可使用例如，SPICE模型的仿真模型来执行仿真。仿真模型包括嵌入的比例因子。在实施例中，在SPICE模型中嵌入比例因子。在实施例中，与将由40nm工艺形成电路的光学微缩技术节点工艺相比较，仿真模型包括嵌入的比例因子0.9来调整与45nm技术节点相关的电路的网表。嵌入的比例因子包括在模型等工具中提供因子。在实施例中，嵌入的比例因子不要求由其所植入的系统的用户进行确定的操作。电路制造商(例如，代工厂)可以将比例因子嵌入(例如，整合到)到模型中，然后将包括嵌入的因子的工具提供给电路设计者使用。然后，方法600进入到生成布图步骤606。布图可以与标准技术节点中的电路相关。在实施例中，在45nm尺寸中提供布图。在实施例中，布图是GDSII文件。然后，方法600进入到对设计数据执行DRC和/或LVS验证的步骤608。DRC工具可确定电路布图的设计规则的偏离。可在标准4支术节点(例如，45nm)中提供布图。DRC工具可包括与标准技术节点和/或光学微缩技术节点相关的平台，或者可以将相同的平台用于(上述)两个工艺。LVS工具测定设计数据是否匹配(布图或者原理图)。布图和原理图可都包括标准技术节点(例如45nm)尺寸。然后，方法600进入到执行布图参数提取(LPE)和/或电阻电容提取(RCX)的步骤610。在标准技术节点(例如，45nm)中的布图上执行LPE。所述LPE工具包括具有嵌入的比例因子的LPE平台。在实施例中，嵌入的比例因子是0.9。嵌入的比例因子0.9可说明光学微缩(例如，转化为40nm光学微缩技术节点的45nm技术节点)。与上面的描述相似，提供嵌入的比例因子以使其对工具的用户是透明的，并且不要求工具的用户那部分的操作。使用包括嵌入的比例因子的技术文件(例如，SignoffRC技术文件)执行RCX。在实施例中，嵌入的因子是0.9。嵌入的因子0.9可说明光学微缩(例如，从45nm技术节点到40nm光学微缩技术节点)。电路制造商(例如，代工厂)可将比例因子嵌入(例如，整合到)到技术文件和/或LPE平台，然后将包括嵌入的因子的工具提供给电路设计者使用。然后，方法600进入到执行后布图仿真的步骤612。可在标准技术节点(例如，45nm)中的布图上执行后布图仿真。可以由包括嵌入的比例因子的仿真模型执行仿真。在实施例中，仿真模型是SPICE模型。在实施例中，将比例因子0.9嵌入到SPICE模型中以说明从45nm技术节点到40nm光学微缩工艺的光学微缩。因此，方法600通过在一个或多个EDA工具中嵌入一个或多个比例因子来提供透明的电路设计流程。透明流程提供不强制用户(例如，设计者)确定输入比例因子以说明光学微缩技术节点的工艺。因此，用户能够在标准技术节点中提供设计，并且在光学微缩技术节点中实现设计的适当仿真、包括参量的器件参数及设计的验证。方法600在用于仿真、LPE和RC提取工序等一个或多个EDA工具中提供嵌入的比例因子。现在参照示出一种芯片(IC)"i殳计方法的附图7。方法700与上面描述的方法400基本上相同，但具有这里所提及的修改之处。方法700可用于为最初在标准技术节点中设计的但是将使用标准技术节点的光学微缩工艺制造的芯片提供设计。使用提供45纳米(N45)的标准技术节点和40纳米(N40)的光学微缩技术节点的实施例对方法700进一步详细描述。然而，一般而言，可以17是技术节点和比例因子的任何组合并且在本发明的范围内，尤其对于方法700。方法700开始于与上面参照附图4所描述的步骤402基本上类似的步骤702。对设计(RTL设计)执行合成来提供与标准技术节点相关的网表。所使用的库工具(例如，前端库)可与标准技术节点相关。在实施例中，前端库工具可在45nm技术节点中。提供时序和功率结果，且其是与光学微缩技术节点，例如，所述40nm技术节点相关的结果。然后，方法700进入到提供布图和布线(P&R)工序和优化时序的步骤704。用于执行P&R的后端库工具可与标准技术节点(例如，45nm)相关。所使用的技术文件(例如，P&RRC技术文件)包括嵌入的比例因子。在实施例中，标准技术节点是45nm和光学微缩技术节点是40nm并且在技术文件中提供嵌入的因子0.9。然后方法700进入到执行RC提取、时序分析和/或信号整体性(SI)闭合的步骤706。可以使用具有嵌入的比例因子的技术文件(例如，RCtech文件)来执行所述提取。在实施例中，标准技术节点是45nm并且光学微缩工艺节点是40nm并且在技术文件中提供0.9的比例因子。所使用的时序库可与光学樣t缩技术节点相关。附图8示出了具有嵌入的比例因子804的RC提取技术文件802的实施例。将技术文件802提供给基于光学微缩技术节点尺寸(例如，40nm工艺)生成RC表808的场解算器806。虽然实施例示出了0.9的嵌入的比例因子，^旦可以是任何比例因子。然后，方法700进入到获取功率、IR和/或EM分析和结果的步骤708。可使用包括嵌入的因子的技术文件(例如，SignoffRCtech文件)来获取结果。在实施例中，标准技术节点是45nm，光学微缩技术节点是40nm并且在技术文件中提供嵌入的因子0.9。所使用的功率库可与光学微缩技术节点相关。然后，方法700进入到#1行虚拟布局和DRC-睑i正的步骤710。步骤710与上面参照方法400所描述的步骤410基本类似。用于光学微缩技术节点的DRC平台可以和与标准技术节点相关的平台相同或者基本类似。然后，方法700进入到寺丸4亍LVS验证的步骤712。可以在均与标准4支术节点相关的布图和网表上执行LVS验证。在实施例中，布图和网表与45nm工艺相关。所述LVS还可包括具有例如0.9的嵌入的因子的LPE平台以说明例如，40nm的光学微缩技术节点。在方法600和700的描述中，使用45纳米工艺、40nm光学^f鼓缩工艺和相关的比例因子0.9来描述示意性实施例。然而，可使用任何技术节点、尺寸和/或比例因子。此外，将具体的EDA工具指示为包括嵌入的比例因子，然而本领域技术人员会认识到很多可从嵌入的比例因子获益的其它EDA工具。在所描述的方法中，与上面分别参照与在附图1和4的方法100和400的一个或多个步骤相关联地描述的传统实施例所描述的比例因子的手动插入相反，设计者不需要对光学微缩工艺做特别的考虑。替代地，提供了(提供给例如，设计者)具有嵌入到工具中的比例因子(以及适当的后生长因子)的仿真模型(SPICE模型)、LPE平台和/或RC提取技术文件等EDA工具。这样还可以提供与用于标准技术节点工艺的设计流程基本相似或者相同的用于光学微缩技术节点的设计流程。例如，可以在标准技术节点中提供设计数据(例如，网表，布图)并且可以在光学微缩技术节点中对系统或设计方法的用户透明地生成设计(例如，掩膜数据)。与上面参照必须由用户输入比例因子的方法100描述的实施例相比，透明的实施例可提供包括误操作在内的更少的错误。从用户(例如，设计者)的角度看来，这样还提供与标准节点设计流程相同或基本上相似的半节点设计流程的优点。现在参照附图9,其所示是示出了包括用于DFM效果的LPE缩;改方法的设计系统900的实施例的框图。设计系统900提供第一技术节点中的要被转换成第二技术节点的并且随后在第二技术节点工艺中制造的设计，第二^t术节点是第一技术节点的光学微缩。将该实施例作为提供第一、标准、45納米(N45)的技术节点和使用比例因子0.9的第二、40纳米(N40)的光学微缩技术节点来进行说明。然而，可以是任何技术节点和比例因子的组合。在N45尺寸中提供布图902。布图902可包括GDSII文件。将布图提供给"透明"LPE平台卯4。由于LPE平台透明，不必由用户操作，平台将对光学微缩工艺技术提供设计的适宜的缩放比例。LPE平台904包括4是取45nm布图的几何自变量(参数)的子系统906。几何参数的例子包括沟道长度、沟道宽度和包括几何尺寸的布图的其它特征。将这些参数与比例因子相乘。在示意性实施例中，比例因子是0.9。这样将几何参数转换成光学微缩工艺(例如，N40大小)的尺寸。LPE平台904还包4舌一个或多个DFM方程的DFM方程系统908。一个或多个方程可以与所述光学微缩技术节点(例如，N40)相关。将由子系统906生成的比例几何参数提供给所述DFM方程系统908，在DFM方程系统908中将几何参数确定为可缩放的还是不可缩放的参数。可缩放的参数包括几何类型的那些参数。几何类型参数是具有依赖于尺寸的单位例如，微米，纳米或其它距离(例如，长度)的量度的那些参数。可缩;故参数包括特征(例如，沟道)宽度、特征(例如，沟道)长度、多晶(poly)间隙和/或包括几何单位的其它参数。不可缩放的参数例子包括无单位参数、具有电气特性的单位(例如，方块电阻)和非几何单位的参数。不可缩放的参数的例子包括那些说明阱临近效应的参数。然后，对参凄t应用DFM方程以说明工艺效应和阱临近、多晶圆化(polyrounding)、RET、层间应力和/或本领域已知的其它效应等改变。然后，根据需要恢复参数以在第一技术节点(例如，45nm)中提供设计数据。在尺寸回复(size-back)子系统910中，通过将参数除以比例因子0.9来将通过子系统906中的比例因子先前缩放的几何/可缩放参数恢复为N45大小。由于结果是技术节点-N40结果和N45结果这两者的代表，所以子系统912将不可缩放参数保持不变(保持为从DFM方程中提供的输出)。尺寸返回子系统910具有多个优点。例如，子系统910提供将作为第一技术节点(例如，N45)的代表的LPE904的输出，由于用户能够在最初生成的设计所在的尺寸中回顾网表，其可以提供更易调试的工艺。此外，如下面参照附图IO所描述的，尽管在完成上上不同的，在所述标准技术节点中的输出允许在设计流程(例如，预仿真和后仿真)中不同点处设计的部分一致以使得设计的部分能够共同集成并仿真。然后，将用所述透明LPE平台904提供的所述LPE网表提供给RC提取子系统914。RC提取子系统914包括嵌入的比例因子。所述嵌入的比例因子与上面分别参照附图6和7的步骤610和/或706和附图8的所述RC提取技术文件802描述的基本上相似。RC提取子系统914可提取互连的电阻和电容参数。然后，将所述LPE网表提供给仿真子系统916。仿真子系统可以包括SPICE仿真模型。仿真子系统916包括具有嵌入的因子的仿真模型。在示意性实施例中，嵌入的因子是0.9。仿真子系统使用嵌入的比例因子来使当地缩放网表的可缩放参数，例如，通过用比例因子0.9乘以可缩放参数。在实施例中，不可缩放参数，已经作为所述光学微缩的代表乘以单比例因子。因此，参照附图IO提供的用于DFM方法的LPE缩放方法，代替使用几何布图缩放(例如，参照附图5和7，利用上面的RC工具和仿真工具所描述的)，该方法使用几何参数缩放并提供这些缩放了的参数作为向DFM方程的输入。然后，将可缩放DFM方程输出值恢复回布图绘制大小，并使不可缩放DFM输出保持不变。这样提供了如上面所描述的优点，且当用户(例如，设计者)运行具有LVS网名和器件名称后注解的LPE(back-annotation)时(如在LVS工具1008中)(例如，当在原理图中发现时，LPE输出网表能够跟随类似的网名和器件名称)由于LVS是在绘制大小布图和绘制大小原理图中运行，当将LVS/LPE工艺组合在一起时，在与LVS相同尺寸上运行LPE。此外，如上所述，由于LPE输出网表跟随与原始原理图类似的网名和器件名称，所以用户会发现更易调试。在可选实施例中，LPE工具能够使用用于DFM效应的几何布图缩;改方法。在该实施例中，不会出现上面描述的益处(例如，调试和LPE/LVS具有相同尺寸)，但是，仍会实现仿真准确性。现在参照示出用于提供光学微缩技术节点中的设计的电路设计系统1000的框图的附图IO。除了这里所提供的以外，所述电路i殳计系统1000可与上面参照附图3描述的所述系统300相似。电路设计系统1000的说明包括提供将被缩放(转换成)到40nm技术节点(N40)的光学微缩工艺的45nm技术节点(N45)中的设计的实施例；然而，可以是技术节点的任何组合。仿真系统1002提供如上面参照附图6描述的步骤604中所描述的仿真。仿真系统1002包括标准技术节点(例如，N45技术节点)中的原理图1004和与光学微缩才支术节点(例如，N40)相关的仿真模型(SPICE模型)1006。仿真模型1006包括嵌入的比例因子以说明由原理图1004提供的45纳米和40纳米工艺之间的几何缩放。仿真系统1002将原理图1004提供给LVS工具1008。电路设计系统1000还包括在标准技术节点尺寸(N45大小)中提供的GDS布图文件1010。将布图1010提供给与光学微缩技术节点(例如，40nm技术节点)相关的DFM/LPE工具1012。DFM/LPE工具1012包括嵌入在工具1012中的比例因子(例如，0.9),例如，如上面参照附图9的LPE904所描述的。还将布图1010提供给RC才是取工具1014。RC提取工具1014还包括嵌入的比例因子(例如0.9)，例如，如上面参照附图7的步骤706和/或附图8的所述技术文件802所描述的。将工具1012/1014的输出(例如，原理图和提取的参数1018)提供给后仿真系统1016。原理图1018与标准技术节点-N45相关。寄生(例如，R/C)与光学微缩技术节点-N40相关。后仿真系统1016使用仿真模型1020执行原理图1018的仿真。仿真模型1020具有嵌入的因子。仿真模型1020可为SPICE模型。在示意性实施例中，将比例因子0.9嵌入在仿真模型1020中以说明光学缩放(例如，在N45和N40工艺之间的尺寸差异)。可将从仿真模型1020输出的布图与仿真模型1002的输出混合。在实施例中，两个模型的输出包括在标准技术节点-N45中的布图。可以在由块1022提供的"混合，，设计上执行进一步仿真和/或分析。还将仿真系统1016的输出提供给述LVS系统1008。可以操作LVS系统1008来比较来自仿真系统1002和1016的数据、，该数据来自相同技术节点-标准技术节点(N45)。例如，可分析N45原理图1018和N45尺寸原理图1004。贯穿本发明，将比例因子描述为嵌入在用于电路和/或芯片的设计的各种EDA工具中。除了上面参照方法100和400所描述的之外，EDA工具可包括不同实施例。嵌入的比例因子可包括嵌入在方法、系统、计算机可读介质和/或寿欠件产品中的参数以至于在使用方法、EDA工具、系统、CRM和/或软件期间不要求用于参数或相关的参数的手动提供的需要。这种嵌入功能允许、制造工艺节点微缩成对IC设计者是"透明的"，这种功能不要求用户(例如，设计者)的额外努力和/或考虑。在实施例中，代工供应商等IC制造商在工具中嵌入参数，然后将所述EDA工具提供给电路设计者等用户使用。因此，提供了一种将比例因子嵌入到LPE技术文件、RC技术文件和/或仿真模型(SPICE模型)等EDA工具中来为光学微缩技术节点做出对于用户(例如，设计者)而言是透明的电路设计和芯片集成。这样允许用于光学^t缩技术节点的设计流程与由标准技术节点所提供的相同或基本上相似。本发明能22够应用于包括但不限于所论述的示意性实施例的任何EDA工具、标准技术节点和/或光学技术节点。本发明可以采用完全为硬件的实施例形式、完全软件实施例的形式或包括硬件和软件成分的实施例形式。在示意性实施例中，将本发明植入在包括但不限制于固件、常驻软件、微代码等的软件中。此外，本发明的实施例能够采用可以从提供由计算机或任何指令执行系统使用的或与计算机或任何指令执行系统相结合的程序代码的实体的计算机可用或计算机可读介质所获取的一个或多个计算^4呈序产品的形式。为了描述的目的，实体的计算机可用或计算机可读介质可以是能够容纳、存储、通信、传输或传送由指令执行系统、装置或设备使用或与令执行系统、装置或设备相结合的程序的设备。介质可是电子的、磁性的、光学的、电磁的、红外的、半导体系统(或装置或设备)或传输介质。计算机可读介质的例子包括半导体或固态存储器、磁带、可移动计算机软盘、随机存储器(RAM)、只读存储器(ROM)、刚性^磁盘和光盘。光盘的当前的实例包括压缩盘-只读存储器(CD-ROM)、压缩盘-读/写(CD-R/W)和数字视频盘(DVD)。在图11中示出用于提供所公开的实施例的一个系统。所示出的是用于实现包括这里所描述的系统和方法的本发明的实施例的计算机系统1100的实施例。在实施例中，计算机系统1100包括提供包括执行仿真、验证分析(例如，DRC,LVS)、参数提取(例如，LPE,RCX)、布图、布图和布线、DFM和/或上述的其它工具和工序的设计电路或芯片的一个或多个步骤的功能性。计算机系统1100包括均由一个或多个总线1102互连的微处理器1104、输出设备1110、存储设备1106、系统存储器1108、显示器1114和通信设备1112。存储设备1106可以是软盘驱动器、硬盘驱动器、CD-ROM、光学设备或任何其它存储设备。另外，存储设备能够接收软盘、CD-ROM、DVD-ROM或可包含有计算机可"^丸行指令的计算机可读介质的任何其它形式。通信设备1112可以是调制解调器、网卡或任何使计算机系统能够与其它节点通信的设备。应当理解，任何计算机系统1100都能够代表个人计算机、主机、PDAs和用电话的设备等多个互连的计算机系统。计算机系统1100包括能够执行机器可读指令的硬件和用于执行产生所期望的结果的动作(典型的机器可读指令)的软件。软件包括存储在RAM或ROM等任何存储介质中的机器代码，以及存储在其它存储设备(例如软盘、闪存或CDROM等)。软件可包括例如，源或目标代码。另外，软件包含能够在客户机器或服务器中被执行的指令的任何设置。硬件和软件的任何组合可包括计算机系统。可将系统存储器1108配置成存储设计数据库、库、技术文件、设计规则、PDK、模型、平台和/或在电路和/或芯片中使用的其它信息。计算机可读介质包括RAM等被动数据存储以及压缩盘只读存储器(CD-ROM)等半-永久数据存储。可将本发明的实施例嵌入到计算机的RAM中以将标准计算机转换到新的具体的计算机机器中。数据结构是能够实现本发明的实施例的数据的定义了的组织。例如，数据结构可提供数据组织或可执行代码的组织。可通过传输介质携带数据信号，并且存储并传送各种数据结构，因此，可用于传送本发明的实施例。数据库1116可以是本领域已知的任何标准或独有的数据库软件。不受限制并可远离服务器存在，可通过互联网或专用网访问数据库1116的物理地址。数据库1116的公开包括多个数据库的实施例。总之，本发明的方面提供用于改善使用光学微缩技术节点工艺来制造的电路和芯片的设计的方法和系统。这样，可以有效地减少电路和/或芯片的尺寸和/或改善其性能。另外，方法学提供降低了的对设计工艺的人为介入、减少的错误几率。在实施例中，这里描述的方法和系统可使代工厂供应商从向设计者提供服务中获益。例如，可将比例因子嵌入到用于光学微缩技术节点(例如，提取工具，仿真工具)的产品中。例如，可在代工厂提供给客户(例如，设计者)的LPE技术文件，RC技术文件，和/或仿真模型(例如，SPICE模型)中嵌入微缩因子。尽管已经详细地描述了本发明的实施例，但是本领域4支术人员应当理解，在不偏离本发明的精神和范围的情况下，在这里它们可以做各种变化、替换和变更。相应地，意图将所有这些变化、替换和变更包括所附面权利要求中所定义的本发明的范围内。权利要求1、一种设计电路的方法，包含提供与设计相关的第一组设计数据，其中所述第一组设计数据是在第一技术节点中；使用所述第一组设计数据仿真所述设计，其中所述仿真包括具有嵌入的比例因子的仿真模型；从所述仿真的设计生成布图；和使用所述布图生成第二组设计数据，其中所述第二组数据是在第二技术节点中，并且其中所述第二技术节点是所述第一技术节点的光学微缩。2、根据权利要求1所述的方法，其中所述第二组设计数据定义将形成在光掩膜上的图案。3、根据权利要求1所述的方法，其中所述第一组设计数据是网表。4、根据权利要求1所述的方法，其中所述仿真模型是SPICE模型。5、根据权利要求1所述的方法，还包含使用与所述第二技术节点相关的工艺制造包括所述设计的器件。6、根据权利要求1所述的方法，其中所述布图包括在所述第一技术节点中的尺寸。7、根据权利要求1所述的方法，还包含从所述布图提取参数，其中所述提取包括使用具有第二嵌入的比例因子的技术文件提取参数。8、一种设计电路的方法，包含提供设计的布图，其中所述布图是在第一技术节点中；以及使用具有嵌入的比例因子的电子设计分析(EDA)工具从在所述第一技术节点中的所述布图提取参数，其中所提取的参数是与第二技术节点中的所述布图相关的。9、根据权利要求8所述的方法，其中所述嵌入的比例因子根据所述第一技术节点和所述第二技术节点设定。10、根据权利要求8所述的方法，其中所述EDA工具是选自包括SPICE仿真，LPE工具，RC提取工具，电迁移或电阻压降(IR-drop)分析工具，功率(power)分析工具，时序(timing)分析工具，噪声分析工具，和它们的组合成的组中的一种工具。11、根据权利要求8所述的方法，还包含在所述布图上执行用于可制造性(DFM)分析的设计，其中DFM分析包括确定与所述布图相关的可缩放和不可缩放参数，其中所述执行所述DFM分析包括用所述嵌入的比例因子乘以所述可缩放参数；将所述可缩放参数提供给DFM方程以产生最终的可缩放参数；以及用所述最终的可缩放参数除以所述嵌入的比例因子。12、根据权利要求8所述的方法，还包含将所述第一技术节点中的所述布图转化成所述第二技术节点中的设计数据，其中所述设计数据提供将在衬底上制造的图案。13、一种制造半导体集成电路的方法，包含将与技术节点相对应的电子设计分析(EDA)工具提供给客户，其中所述EDA工具包括至少一个包括嵌入的比例因子的仿真工具，其中所述比例因子提供从第一技术节点到第二技术节点的光学微缩；和接收来自客户的布图，其中使用所述EDA工具提供所述布图。14、根据权利要求13所述的方法，其中所述仿真工具包括SPICE仿真，LPE仿真和RC提取工具中的至少一个。15、根据权利要求1或13所述的方法，其中所述嵌入的比例因子根据所述第一技术节点和所述第二技术节点设定。全文摘要本发明公开了用于将使用光学微缩技术节点提供的设计电路和/或IC芯片的系统、方法和计算机可读介质。在第一技术节点中提供最初的设计数据，并且在所述设计流程的一个或多个EDA工具中通过使用嵌入的比例因子，可在光学微缩技术节点中为所述电路生成设计。在其中可提供嵌入的比例因子的EDA工具的实例是仿真模型和包括LPE平台的提取工具和RC提取技术文件。文档编号G06F17/50GK101620644SQ20091015066公开日2010年1月6日申请日期2009年6月25日优先权日2008年6月25日发明者侯永清,张丽丝,王中兴,鲁立忠申请人:台湾积体电路制造股份有限公司