专利名称：一体化pci总线主机共享装置的制作方法
技术领域：
本实用新型涉及一种主机共享装置，具体地说，是一种基于PCI总线的主机共享
装置。
背景技术：
现有自动化测量、工业控制或图像显示系统中，需要一台控制主机控制十几甚至 几十个功能设备。PCI总线能够方便地进行扩展，提供多个PCI插槽，在此类系统中广泛应 用。从而解决了在同一系统中多PCI设备共存的问题，使多PCI设备共用一台控制主机。 但是，现有基于PCI总线的主机共享装置中采用的主控芯片不具有PCI接口 ，需要 使用PCI桥芯片进行转接，将主控芯片的数据信号格式转换为PCI格式，再把信号发送到相 应的PCI插槽上。 现有主机共享装置存在的技术弊端体现在使用PCI桥芯片进行数据转换，使系 统工作效率降低；PCI桥芯片与PCI设备通信异常时，系统容易丢失数据或者死机；当主机 需要控制的PCI设备数量较大时，由于PCI桥芯片的驱动功率不够，需再添加驱动芯片，从 而增加信号延时，需要降低时钟信号的频率，使数据处理速度降低。
发明内容本实用新型的目的在于，解决现有主机共享装置主控芯片不具有PCI接口 ，需要 通过其他芯片进行数据转换，工作效率低的技术问题。 为达到上述目的，本实用新型提供一种一体化PCI总线主机共享装置，所述所述 主机共享装置由主控模块和背板模块构成； 所述主控模块具有主控芯片，内部集成PCI主设备，具有PCI总线接口 ； 所述背板模块包括可编程逻辑器件、第一 PCI总线、多个PCI插槽； 所述PCI主设备与第一 PCI总线连接，所述第一 PCI总线与PCI插槽连接，PCI设
备置于并列设置的PCI插槽内； 所述可编程逻辑器件分别与各个PCI插槽连接，控制每个PCI设备的供电以及数 据通路； 所述可编程逻辑器件连接所述主控芯片的通用输入输出管脚，接收所述主控芯片 的控制信号。 本实用新型还提供一种一体化PCI总线主机共享装置，所述主机共享装置由主控 模块和背板模块构成； 所述主控模块具有主控芯片，内部集成PCI主设备，具有PCI总线接口 ； 所述背板模块包括第二 PCI总线和至少一模块组； 所述模块组由PCI扩展桥、可编程逻辑器件、第三PCI总线和多个PCI插槽构成； 所述PCI扩展桥通过所述第二 PCI总线与所述PCI主设备相接； 所述PCI扩展桥通过所述第三PCI总线与PCI插槽连接，PCI设备置于并列设置的PCI插槽内； 所述可编程逻辑器件分别与各个PCI插槽连接，控制每个PCI设备的供电以及数 据通路； 所述可编程逻辑器件与所述PCI扩展桥的通用输入输出管脚连接。 本实用新型的有益效果在于，一是主控芯片和PCI设备直接接入PCI总线，分别作 为PCI总线的主设备和从设备，直接通信，将主控设备、PCI设备以背板为基础构建了完整 的PCI总线工作模式，没有转换冗余，无需驱动芯片，无需降低时钟频率，信号通信效率高， 工作稳定；二是按照PCI总线的特点将大数量的PCI设备分组驱动管理，放弃一组驱动芯片 驱动管理所有PCI设备的方式，高效稳定。
图1为实用新型一体化PCI总线主机共享装置第一实施例的结构示意图； 图2为第一实施例应用于防伪税控主机共享装置的示意图； 图3为第二实施例中背板模块结构示意图； 图4为第二实施例应用于防伪税控主机共享装置的示意图； 图5为第三实施例中背板模块结构示意图； 图6为第三实施例应用于防伪税控主机共享装置的示意图。 附图标记说明 1-主机共享装置；10-主控模块；ll-主控芯片；111-内核；112_PCI主设备；
12-开关电源；13-对外通信接口 ；14-快闪存储芯片(FLASH) ;141-启动快闪存储芯片 (BOOT FLASH) ; 142-应用程序闪存储芯片(应用程序FLASH) ;20-背板模块；200-第一模
块组；200'-第二模块组；21-PCI扩展桥；22-可编程逻辑器件；23_PCI总线；24_PCI插槽；
25-金税卡；26-读卡器接口 ；27-读卡器开关；21' -PCI扩展桥；22'-可编程逻辑器件； 23' -PCI总线；24' -PCI插槽；25'-金税卡；26'-读卡器接口 ；27'-读卡器开关；29_PCI
总线；30-读卡装置。
具体实施方式下面结合具体实施例和附图对本实用新型的结构和特点进行描述。 如图1所示，为本实用新型一体化PCI总线主机共享装置1的结构图。本装置包
括主控模块10和背板模块20。主控模块10与背板模块20连接。 主控模块IO包括主控芯片11、开关电源12、对外通信接口 13、快闪存储芯片 (FLASH) 14和同步动态随机存储单元(SDRAM) 15。 主控芯片11采用AMCC 405EP，其内部集成POWER PC内核111和PCI主设备112。 主控芯片11集成PCI总线接口 ，工作在PCI主模式，连接在背板模块20的PCI总线23上， PCI总线23上的所有通信由主控芯片的PCI主设备112发起。 对外通信接口 13为USB接口、以太网口或者串行接口。外部计算机通过对外通信 接口 13控制并操作主机共享装置1。 快闪存储芯片(FLASH) 14包括启动快闪存储芯片(BOOT FLASH) 141和应用程 序闪存储芯片(应用程序FLASH) 142。其中，启动快闪存储芯片(BOOTFLASH) 141采用AM29LV160，容量为2MB，用于存储Boot Loader。应用程序闪存储芯片(应用程序FLASH) 142 采用两片S29GL128N90共32MB，用来存放操作系统和应用程序。 同步动态随机存储单元(SDRAM) 15采用4片MT48LC16M16单片，容量共128MB，用 于系统运行中临时数据存放。 快闪存储芯片(FLASH) 14、同步动态随机存储单元(SDRAM) 15和主控芯片11的外 部总线连接。 背板模块20为符合PCI标准的电路背板。 第一实施例中背板模块20的结构如图1所示。在本实施例中，背板模块20包括 可编程逻辑器件(CPLD) 22、 PCI总线23和PCI插槽24。 PCI总线23与PCI主设备112相连接，并与多个PCI插槽24连接。PCI设备置 于并列设置的PCI插槽24内，通过PCI总线23和PCI主设备112相连。可编程逻辑器件 (CPLD) 22分别与各个PCI插槽24连接，控制每个PCI设备的供电以及数据通路。可编程逻 辑器件(CPLD)22连接主控芯片11的通用输入输出管脚(GPIO)，接收主控芯片11的控制 信号。根据输入信号中PCI设备编号选通相应PCI插槽24，以便PCI设备能和PCI主设备 112通信。 在应用时，PCI主设备可以为显卡、声卡、网卡、内置Modem、内置ADSLModem、 USB2. 0卡、IEEE 1394卡、IDE接口卡、RAID卡、电视卡、视频采集卡或其他种类的扩展卡。 典型地，可应用于防伪税控的主机共享装置中，如图2所示为背板模块20的结构 图。背板模块20进一步包括读卡器接口 26和读卡器开关27。使用时，金税卡25插设于 PCI插槽24中，背板模块20与外部读卡装置30相连接。外部读卡装置30内设置读卡器。 PCI总线23与多个PCI插槽24连接。金税卡25置于并列设置的PCI插槽24内， 通过PCI总线23和PCI主设备112相连。 读卡器接口 26为DB9接口 ，并列设置于PCI插槽24 —侧。每个读卡器接口 26对 应一读卡器开关27，读卡器接口 26与相应的读卡器开关27串联连接。读卡器接口 26与读 卡器开关27串联后，并联到一起，再与外部读卡装置30连接。 可编程逻辑器件(CPLD) 22分别与各个PCI插槽24和读卡器开关27电连接。控 制每个PCI设备和读卡器的供电以及数据通路的开关。 可编程逻辑器件(CPLD)22连接主控芯片11的通用输入输出管脚(GPIO)，接收主
控芯片11的控制信号。根据输入信号中PCI设备和读卡器接口编号，选通相应接口，以便
PCI设备能和PCI主设备112通信，读卡器接口 26能连接通外部读卡装置30。 第一实施例适用于PCI设备数量较少的情况，利用主控芯片11中内部集成的PCI
主设备112，将主控芯片11、 PCI设备以背板为基础构建了完整的PCI总线工作模式，没有
转换冗余，无需驱动芯片，无需降低时钟频率，信号通信效率高，工作稳定。 图3所示为第二实施例中背板模块20的结构图。在本实施例中，背板模块20包
括第一模块组200。第一模块组200由PCI扩展桥21、可编程逻辑器件(CPLD) 22、PCI总线
23和PCI插槽24组成。 背板模块20设有PCI总线29 。 PCI扩展桥21通过PCI总线29与PCI主设备 112连接，并通过PCI总线23与多个PCI插槽24连接。在本实施例中，PCI扩展桥21为 PI7C8150A，每个PI7C8150A可通过PCI总线23与多个PCI插槽24连接。PCI设备置于并列设置的PCI插槽24内，通过PCI扩展桥PI7C8150A和PCI主设备112相连。 可编程逻辑器件(CPLD)22连接PCI扩展桥21的通用输入输出管脚，并分别与各 个PCI插槽24连接。主控芯片11通过PCI扩展桥31中的通用输入输出管脚(GPIO)发 信号给可编程逻辑器件(CPLD)32，控制每个PCI设备供电以及数据通路。可编程逻辑器件 (CPLD)22根据输入信号中PCI设备编号，选通或关闭相应接口，以便PCI设备能和PCI主设 备112通信。 图4所示为当第二实施例应用于防伪税控主机共享装置中时，背板模块20的结构 图。第一模块组200进一步包括读卡器接口 26和读卡器开关27。使用时，金税卡25插设 于PCI插槽24中，背板模块30与外部读卡装置30相连接。外部读卡装置30内设置读卡 器。 读卡器接口 26和读卡器开关27与其它元件的连接方式与第一实施例中相同。本 实施例与第一实施例的区别在于，可编程逻辑器件(CPLD)22连接PCI扩展桥21的通用输 入输出管脚(GPIO)，接收主控芯片11的控制信号。根据输入信号中PCI设备和读卡器接口 编号，选通相应接口，以便PCI设备能和PCI主设备112通信，读卡器接口 26能连接通外部 读卡装置30。 图5所示为第三实施例中背板模块20的结构图。在本实施例中，背板模块20包 括第一模块组200和第二模块组200'。第二模块组200'由PCI扩展桥21'、可编程逻辑器 件(CPLD)22'、 PCI总线23'和PCI插槽24'组成。第二模块组200'的结构和第一模块组 200相同。第二模块组200'的PCI扩展桥21'通过PCI总线29与PCI主设备112通信。 通过扩展第二模块组200'，可以增加PCI设备的数量。在应用时，还可以在PCI规范允许的
范围扩展第三模块组、第四模块组......，扩展模块组的数量并不能限定本实用新型的保
护范围。 图6所示为当第三实施例应用于防伪税控主机共享装置中时，背板模块20的结构 图。第二模块组200'中的读卡器接口 26'与读卡器开关27'串联后，并联到一起，与外部 读卡装置30连接。第二模块组200'的工作方式与第二实施例中第一模块组200相同。 第二和第三实施例适用于PCI设备数量较多的情况，第二和第三实施例针对数量 较多的PCI设备共享一台主机时，按照PCI总线的特点将大数量的PCI设备分组驱动管理， 从而构建了高效的通信总线，避免信号转换的费时和畸变，按照PCI标准总线结构搭建大 数量PCI设备的管理装置，高效稳定。 以上对本实用新型的描述是说明性的，而非限制性的，本专业技术人员理解，在权 利要求限定的精神与范围之内可对其进行许多修改、变化或等效，但是它们都将落入本实 用新型的保护范围内。
权利要求一种一体化PCI总线主机共享装置，其特征在于，所述主机共享装置由主控模块和背板模块构成；所述主控模块具有主控芯片，内部集成PCI主设备，具有PCI总线接口；所述背板模块包括可编程逻辑器件、第一PCI总线、多个PCI插槽；所述PCI主设备与第一PCI总线连接，所述第一PCI总线与PCI插槽连接，PCI设备置于并列设置的PCI插槽内；所述可编程逻辑器件分别与各个PCI插槽连接，控制每个PCI设备的供电以及数据通路；所述可编程逻辑器件连接所述主控芯片的通用输入输出管脚，接收所述主控芯片的控制信号。
2. 如权利要求1所述的主机共享装置，其特征在于，所述背板模块进一步包括多个读 卡器接口和多个读卡器开关；每一读卡器接口对应一读卡器开关，读卡器接口与相应的读卡器开关串联连接后，并 联到一起，与外部读卡装置连接；所述可编程逻辑器件分别与各个读卡器开关连接。
3. —种一体化PCI总线主机共享装置，其特征在于，所述主机共享装置由主控模块和 背板模块构成；所述主控模块具有主控芯片，内部集成PCI主设备，具有PCI总线接口 ； 所述背板模块包括第二PCI总线和至少一模块组；所述模块组由PCI扩展桥、可编程逻辑器件、第三PCI总线和多个PCI插槽构成； 所述PCI扩展桥通过所述第二 PCI总线与所述PCI主设备相接；所述PCI扩展桥通过所述第三PCI总线与PCI插槽连接，PCI设备置于并列设置的PCI 插槽内；所述可编程逻辑器件分别与各个PCI插槽连接，控制每个PCI设备的供电以及数据通路；所述可编程逻辑器件与所述PCI扩展桥的通用输入输出管脚连接。
4. 如权利要求3所述的主机共享装置，其特征在于，所述模块组进一步包括多个读卡 器接口和多个读卡器开关；所述每一读卡器接口对应一读卡器开关，读卡器接口与相应的读卡器开关串联连接 后，并联到一起，与外部读卡装置连接；所述可编程逻辑器件分别与各个读卡器开关连接。
专利摘要一种一体化PCI总线主机共享装置，由主控模块和背板模块构成；所述主控模块具有主控芯片，内部集成PCI主设备，具有PCI总线接口；所述背板模块包括可编程逻辑器件、PCI总线、多个PCI插槽；所述PCI主设备与PCI总线连接，所述PCI总线与PCI插槽连接，PCI设备置于并列设置的PCI插槽内；所述可编程逻辑器件分别与各个PCI插槽连接，控制每个PCI设备的供电以及数据通路；所述可编程逻辑器件连接所述主控芯片的通用输入输出管脚，接收所述主控芯片的控制信号主控芯片和PCI设备可直接接入PCI总线，分别作为PCI总线的主设备和从设备，直接通信。背板模块可设置多个PCI扩展桥，分组管理多个PCI设备。
文档编号G06F13/40GK201440266SQ200920110749
公开日2010年4月21日 申请日期2009年8月7日 优先权日2009年8月7日
发明者宋晓林, 张平, 李万杰, 洪岩, 王招凯, 王永志, 甘景全 申请人:航天信息股份有限公司