专利名称：一种通用阵列信号处理板的制作方法
技术领域：
本发明涉及一种通用阵列信号处理板，属于信号处理领域。
背景技术：
随着信号处理系统对计算量和数据传输能力越来越高的要求，多DSP并行信号处 理平台应运而生。为了便于各个DSP间的通信和任务划分，目前多DSP处理平台以共享/复 用总线的紧耦合结构为主流设计。共享/复用的总线不仅要完成DSP间的通信，还要完成 DSP与A/D、D/A、串口、USB器件、网口等之间的通信，容易引起数据处理之间的总线竞争。
发明内容
为了克服现有技术的不足，本发明提供一种通用阵列信号处理板，能够克服上述 的技术问题。该一种通用阵列信号处理板，包括DSP信号处理模块、协处理模块、内存及闪存模 块、电源及时钟模块和cPCI接口模块；其中DSP信号处理模块由8片信号处理芯片组成， 协处理模块由4片FPGA及1片CPLD构成，其中每片FPGA与2片DSP互连，通过内建的双 口 RAM实现cPCI总线与DSP的数据交换和指令控制，1片CPLD用于完成内存空间的地址 分配；内存及闪存模块由SDRAM和FLASH存储器构成，其中每个DSP的64位总线无缝连接 4片32MX 16位SDRAM，FLASH存储器用于完成DSP根节点的程序加载；电源及时钟模块用 于对信号处理板供电并提供板上各芯片的工作时钟；cPCI接口模块由cPCI总线和PCI桥 芯片构成，其中cPCI总线用于数据信息、地址信息和控制信息的高速传输，PCI桥芯片用于 提供非PCI设备与PCI总线之间的数据通道。各个DSP之间采用高速链路口方式实现点对点的通信。该信号处理板还包括一条硬件同步定时总线，用于控制机箱内所有cPCI总线通 用处理板和PMC板的定时和同步。该信号处理板还包括一种集成调试环境Lion debugger,使用主机通过cPCI总线 对该信号处理板上的多片TS201S处理器进行同步程序加载和调试。集成调试环境Lion debugger提供实时内存数据观察及修改、动态波形显示、本机 调试和网络远程调试。本发明的有益效果该信号处理板采用松耦合结构，各个DSP之间采用高速链路口方式实现点对点的 通信，通过FPGA的控制将需要处理的数据按照链路口的专用数据传输协议形成数据流，通 过链路口送到片内存储器，从而避免了共享总线，大大减小了总线的数据传输量，有效缓解 了总线竞争。此外，链路口传输以DMA方式进行，数据流的传输不会占用DSP内核的运算时 间，可以大大提高系统性能。此外，主机调试方式避免了采用传统JTAG调试方式可能出现 的问题，可以实现多片TS201S处理器的同步程序加载、调试和实时内存查看等功能，其多 片DSP调试效率是传统JTAG调试效率的几十倍。
图1为本发明的通用阵列信号处理板结构示意图。
具体实施例方式下面结合附图及实施例对本发明的实施方式做进一步详细说明。本发明在一个标准的6U cPCI板卡上集成了 8个600MHz的高性能浮点DSP处理 器，整板可提供28. 8GFL0PS峰值计算能力，适用于雷达、声纳、电子对抗等需要实时信号处 理、高速数据采集处理的应用领域。系统总线采用66MHz 64bit cPCI总线，8个TS201S处理器不共享总线，采用分布 内存体系结构。每个TS201S的64位总线无缝连接4片32M X 16位SDRAM，4片SDRAM配置 成32MX 64位，共256MB，整板SDRAM容量达256MBX 8 = 2048MB。cPCI主机和DSP均可访问 SDRAM。DSP访问SDRAM的峰值速率为800MB/S，PCI访问SDRAM的速度峰值速率为MOMB/ S。8个TS201S处理器提供强大的I/O接口，其64位总线直接连到对应的FPGA。FPGA 采用Altera的Stratix系列EP2S30，300万门，64个乘法器，16个DSP块，6个数字锁相环， 672个I/O引脚，每片FPGA提供高达1. 36Mb在片存储能力。每片DSP上的FPGA通过总线 方式与PLX公司的高性能PCI桥芯片相连。主机通过cPCI总线可实现对8片DSP的程序 加载与通讯，理论峰值速率可达M0MB/S。DSP和FPGA之间的读写采用64位总线，既可采用I/O寄存器方式，也可采用双口 SRAM方式。I/O方式主要用于寄存器设定和状态读取，双口 RAM主要用于与cPCI总线和 LVDS的高速通讯。FPGA2、FPGA4各提供12对LVDS信号连接到cPCI总线用户自定义引脚，其中6对 为LVDS输入，6对为LVDS输出。上述LVDS既可用于I/O的输入和输出，也可用于多块通 用阵列信号处理板的板间互连。LVDS的时钟速率可达600MHz，板上的LVDS可提供1. 2GB/ S的板间通信能力。主机可以通过cPCI总线访问板上的所有资源，系统可在主控计算机的控制下完 成在线或者离线自检功能。电路板具有良好的抗震及散热能力，电路板加装传导冷却散热 板，可提供工业和军用级的产品，且相应软件均相互兼容。物理指标尺寸233X 160 X 16 (mm)，标准 6U cPCI 板卡重量<IKg工作温度C级别0°C 70°C ；I级别-40V 80°C ；功耗35W，7A@5V；散热风冷散热，可提供传导散热8片ADSP-TS201S处理器各具有4个高速串行链路口，可通过链路互连形成灵活 的拓扑结构，用于DSP间点对点的高速数据传输。链路数据传输方式易于构成流水处理结 构，适用于雷达信号处理等实时信号处理系统。板上相邻DSP间链路口的传输速率可以达 到600MB/S，间隔DSP间链路口的传输速率可以达到400MB/S。
4
该通用处理板可以通过cPCI的背板实现板间链路互联，从而构成无限扩展的并 行处理系统。本发明还包括一种集成调试环境Lion debugger,使用主机通过cPCI总线对该信 号处理板上的多片TS201S处理器进行同步程序加载和调试，从而实现脱离JTAG仿真系统 的在线调试。Lion debugger主要功能包括板卡复位和程序加载、动态内存数据观察、动 态波形数据显示、动态二维/三维图形显示、动态内存数据修改、数据导出和存储、自定义 工具、支持本机调试和网络远程调试。
权利要求
1.一种通用阵列信号处理板，包括DSP信号处理模块、协处理模块、内存及闪存模块、 电源及时钟模块和cPCI接口模块；其特征在于其中DSP信号处理模块由8片信号处理芯 片组成，协处理模块由4片FPGA及1片CPLD构成，其中每片FPGA与2片DSP互连，通过内 建的双口 RAM实现cPCI总线与DSP的数据交换和指令控制，1片CPLD用于完成内存空间的 地址分配；内存及闪存模块由SDRAM和FLASH存储器构成，其中每个DSP的64位总线无缝 连接4片32MX 16位SDRAM，FLASH存储器用于完成DSP根节点的程序加载；电源及时钟模 块用于对信号处理板供电并提供板上各芯片的工作时钟；cPCI接口模块由cPCI总线和PCI 桥芯片构成，其中cPCI总线用于数据信息、地址信息和控制信息的高速传输，PCI桥芯片用 于提供非PCI设备与PCI总线之间的数据通道。
2.如权利要求1所述的一种通用阵列信号处理板，其特征在于各个DSP之间采用高 速链路口方式实现点对点的通信。
3.如权利要求1或2所述的一种通用阵列信号处理板，其特征在于该信号处理板还 包括一条硬件同步定时总线，用于控制机箱内所有cPCI总线通用处理板和PMC板的定时和 同步。
4.如权利要求1或2所述的一种通用阵列信号处理板，其特征在于该信号处理板还 包括一种集成调试环境Lion debugger，使用主机通过cPCI总线对该信号处理板上的多片 TS201S处理器进行同步程序加载和调试。
5.如权利要求4所述的一种通用阵列信号处理板，其特征在于集成调试环境Lion debugger提供实时内存数据观察及修改、动态波形显示、本机调试和网络远程调试。
全文摘要
本发明为一种通用阵列信号处理板，属于信号处理领域。包括DSP信号处理模块、协处理模块、内存及闪存模块、电源及时钟模块和cPCI接口模块；其中DSP信号处理模块由8片信号处理芯片组成，协处理模块由4片FPGA及1片CPLD构成，内存及闪存模块由SDRAM和FLASH存储器构成，电源及时钟模块用于对信号处理板供电并提供板上各芯片的工作时钟；cPCI接口模块由cPCI总线和PCI桥芯片构成，其中cPCI总线用于数据信息、地址信息和控制信息的高速传输，PCI桥芯片用于提供非PCI设备与PCI总线之间的数据通道。该信号处理板避免了共享总线，大大减小了总线的数据传输量，有效缓解了总线竞争。
文档编号G06F1/16GK102073346SQ201010614329
公开日2011年5月25日 申请日期2010年12月21日 优先权日2010年12月21日
发明者高一文 申请人:北京镭航世纪科技有限公司