专利名称：缓冲器及看门狗电路系统的制作方法
技术领域：
本实用新型涉及通信领域，具体而言，涉及一种缓冲器及看门狗电路系统。
背景技术：
目前，嵌入式系统得到了越来越广泛的应用。在嵌入式系统中，中央处理器(Central Processing Unit，简称为CPU)和看门狗电路是必不可少的，它们可以用于对整个嵌入式系统进行复位和监控。但是，目前嵌入式系统中的CPU从复位到正常运行的时间越来越长。当该时间长于看门狗电路的定时信号的定时时间时，看门狗电路会由于未及时接收到定时信号而溢出，从而输出复位信号使CPU复位。因此，上述CPU的复位运行过程将会形成一个死循环，从而导致嵌入式系统无法正常运行。
实用新型内容针对相关技术中的看门狗电路导致CPU进入死循环的问题而提出本实用新型，为此，本实用新型的主要目的在于提供一种缓冲器及看门狗电路系统，以解决上述问题。为了实现上述目的，根据本实用新型的一个方面，提供了一种缓冲器，该缓冲器可以应用于看门狗电路系统。根据本实用新型的缓冲器包括接收模块，用于接收来自CPU的使能信号和/或定时信号；第一使能模块，用于根据使能信号控制缓冲器使能；第二使能模块，用于在缓冲器使能的情况下，控制看门狗芯片使能；转发模块，用于在看门狗芯片使能的情况下，向看门狗芯片转发定时信号。优选地，接收模块包括第一接收子模块，用于从CPU的输入/输出I/O接口接收使能信号；第二接收子模块，用于从CPU的I/O接口接收定时信号。优选地，第一接收子模块从CPU的I/O接口中的CPU_WE引脚接收使能信号。优选地，第二接收子模块从CPU的I/O接口中的CPU_WC引脚接收定时信号。优选地，接收模块通过上拉电阻连接至高电平。优选地，在接收模块接收到低电平的使能信号的情况下，第一使能模块控制缓冲器使能。优选地，第二使能模块连接至看门狗芯片的WDI引脚。优选地，缓冲器还包括缓冲模块，用于缓冲定时信号。为了实现上述目的，根据本实用新型的另一个方面，还提供了一种看门狗电路系统。根据本实用新型的看门狗电路系统包括缓冲器、看门狗芯片和CPU，其中，缓冲器包括第一接收模块，用于接收来自CPU的使能信号和/或定时信号；第一使能模块，用于根据使能信号控制缓冲器使能；第二使能模块，用于在缓冲器使能的情况下，控制看门狗芯片使能；转发模块，用于在看门狗芯片使能的情况下，向看门狗芯片转发定时信号。优选地，看门狗芯片包括第二接收模块，用于接收定时信号；复位模块，用于在预定时间内未接收到定时信号的情况下，复位看门狗芯片。通过本实用新型，缓冲器根据CPU的使能信号控制看门狗芯片使能，从而可以保证看门狗芯片在CPU从复位到正常运行的时间内未使能，进而避免看门狗电路由于未及时接收到定时信号而输出复位信号，避免CPU进入死循环。
此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分， 本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中图1是根据本实用新型实施例的缓冲器的结构框图；图2是根据本实用新型实施例的看门狗电路系统的结构框图；图3是根据本实用新型实施例的看门狗电路系统的示意图一；图4是根据本实用新型实施例的看门狗电路系统的示意图二。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。图1是根据本实用新型实施例的缓冲器的结构框图，如图1所示，该缓冲器可以应用于看门狗电路系统，该缓冲器包括接收模块12、第一使能模块14、第二使能模块16、转发模块18，下面对其结构进行详细描述。接收模块12，用于接收来自CPU的使能信号和/或定时信号；第一使能模块14， 连接至接收模块12，用于根据接收模块12接收的使能信号控制缓冲器使能；第二使能模块 16，连接至第一使能模块14，用于在第一使能模块14控制缓冲器使能的情况下，控制看门狗芯片使能；转发模块18，连接至第二使能模块16，用于在第二使能模块16控制看门狗芯片使能的情况下，向看门狗芯片转发定时信号。相关技术中，CPU从复位到正常运行的时间会长于看门狗电路的定时信号的定时时间，从而使得看门狗电路由于未及时接收到定时信号而输出复位信号，而该复位信号又将引起CPU的复位，从而导致CPU进入死循环。本实用新型实施例中，缓冲器根据CPU的使能信号控制看门狗芯片使能，从而可以保证看门狗芯片在CPU从复位到正常运行的时间内未使能，进而避免看门狗电路由于未及时接收到定时信号而输出复位信号，避免CPU进入死循环。同时，由本实用新型中的缓冲器组成的看门狗电路系统，其复位电路稳定可靠、器件较少且成本较低，看门狗功能可以使能且占用PCB面积很少，性价比高而且总体实现也很容易。优选地，接收模块12包括第一接收子模块122、第二接收子模块124。下面对其结构进行详细描述。第一接收子模块122，用于从CPU的I/O接口接收使能信号；第二接收子模块124，用于从CPU的I/O接口接收定时信号。优选地，第一接收子模块122从CPU的I/O接口中的CPU_WE引脚接收使能信号。优选地，第二接收子模块124从CPU的I/O接口中的CPU_WC引脚接收定时信号。优选地，接收模块12通过上拉电阻连接至高电平。优选地，在接收模块12接收到低电平的使能信号的情况下，第一使能模块14控制缓冲器使能。优选地，第二使能模块16连接至看门狗芯片的WDI引脚。优选地，缓冲器还包括缓冲模块19，用于缓冲定时信号。本实用新型还提供了一种看门狗电路系统。图2是根据本实用新型实施例的看门狗电路系统的结构框图，如图2所示，包括缓冲器22、看门狗芯片M和CPU 26，其中，缓冲器22包括第一接收模块222、第一使能模块224、第二使能模块226、转发模块228。下面对其进行详细描述。第一接收模块222，用于接收来自CPU 26的使能信号和/或定时信号；第一使能模块224，连接至第一接收模块222，用于根据第一接收模块222接收的使能信号控制缓冲器22使能；第二使能模块226，连接至第一使能模块224，用于在第一使能模块2M控制缓冲器22使能的情况下，控制看门狗芯片M使能；转发模块228，连接至第二使能模块226， 用于在第二使能模块2 控制看门狗芯片M使能的情况下，向看门狗芯片M转发定时信号。优选地，看门狗芯片M包括第二接收模块M2、复位模块对4。下面对其结构进行详细描述。第二接收模块M2，连接至转发模块228，用于接收转发模块2 转发的定时信号； 复位模块对4，连接至第二接收模块M2，用于在第二接收模块242在预定时间内未接收到定时信号的情况下，复位看门狗芯片。下面将结合实例对本实用新型实施例的实现过程进行详细描述。图3是根据本实用新型实施例的看门狗电路系统的示意图一，如图3所示，复位系统由三个部分构成，分别是编号为01的缓冲器以及外围电路、编号为02的看门狗芯片以及外围电路、编号为03的CPU系统以及外围。下面对其结构进行详细描述。(1)缓冲器带使能引脚，在该使能引脚接收非使能信号时，缓冲器输出为高阻态。 需要说明的是，缓冲器的型号包括但不限于IDT74ALVC1G125等品牌和型号。(2)看门狗芯片的WDI管脚支持以下功能在WDI为非连接或高阻态时，看门狗芯片的看门狗功能DISABLED，否则WDI为定时信号输入脚。需要说明的是，看门狗芯片包括但不限于ADM706品牌和型号。C3) CPU为嵌入式系统CPU，在看门狗电路中CPU所提供的IO 口具有以下特征CPU 的IO状态可设置为输出、输入模式，输入输出值可设置，而且IO复位时的初始状态默认为输入状态。图3中，缓冲器01的输出YOUT与看门狗芯片的WDI脚相连，缓冲器的使能控制引脚0Ε_Ν用4. 75K电阻上拉并且同时接到CPU的一个IO控制脚CPU_WE，缓冲器输入脚AIN 接CPU的另一 IO脚CPU_WC，工作原理为当CPU_WC信号为非低电平输出状态时(为高阻态，输入态，高电平输出等)，缓冲器使能控制引脚因为上拉电阻而保持高电平，此时缓冲器未使能，输出电平为高阻态；当CPU_WE信号为低电平输出状态时，缓冲器使能引脚被拉低而被使能，缓冲器打开，此时将输入信号CPU_WC原电平输出。图3中，看门狗芯片02的定时信号WDI脚接缓冲器的输出脚Y0UT，看门狗溢出脚 WDO接看门狗芯片自己的MR脚，看门狗复位信号接CPU系统复位信号RST脚。工作原理当看门狗芯片上电复位或通过MR脚复位或电压低于门槛电压时，看门狗芯片的RST管脚都会输出一个200mS脉宽的复位电平，同时会判断WDI的状态，当WDI管脚为悬空或高阻态时， 看门狗功能被关掉，不关心定时信号有无；当WDI脚为非悬空和非高阻态时，看门狗功能被使能，同时开始计数并监控WDI 口的定时信号，当1.6S内有定时信号时看门狗计数器被清零，重新计数，看门狗计数器不溢出；当定时信号间隔超过1.6S时，看门狗计数器溢出，WDO 通过MR使看门狗芯片复位信号RST输出。图3中，嵌入式CPU 03的一个IO 口提供看门狗定时信号CPU_WC，另一个IO 口提供缓冲门使能控制信号CPU_WE。工作原理CPU的IO 口状态可设置为输出、输入模式，输入输出值可设置，而且一般CPU的IO 口复位时的初始状态默认为输入状态。图4是根据本实用新型实施例的看门狗电路系统的示意图二，如图4所示，此看门狗电路原理图与图3的主要区别在于，图4所用看门狗芯片管脚不同，相比图3少了看门狗溢出管脚。复位原理为在看门狗功能使能的情况下，当看门狗溢出后，看门狗芯片直接通过RST脚输出复位信号。其余管脚连接和工作原理与图三所示方案相同。需要说明的是，看门狗芯片包括但不限于MAX823T品牌和型号。综上所述，根据本实用新型的上述实施例，提供了一种缓冲器及看门狗电路系统。 本实用新型通过缓冲器根据CPU的使能信号控制看门狗芯片使能，从而可以保证看门狗芯片在CPU从复位到正常运行的时间内未使能，进而避免看门狗电路由于未及时接收到定时信号而输出复位信号，避免CPU进入死循环。显然，本领域的技术人员应该明白，上述的本实用新型的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本实用新型不限制于任何特定的硬件和软件结合。以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种缓冲器，应用于看门狗电路系统，其特征在于，包括接收模块，用于接收来自中央处理器CPU的使能信号和/或定时信号；第一使能模块，用于根据所述使能信号控制缓冲器使能；第二使能模块，用于在所述缓冲器使能的情况下，控制看门狗芯片使能；转发模块，用于在所述看门狗芯片使能的情况下，向所述看门狗芯片转发所述定时信号。
2.根据权利要求1所述的缓冲器，其特征在于，所述接收模块包括第一接收子模块，用于从所述CPU的输入/输出I/O接口接收所述使能信号； 第二接收子模块，用于从所述CPU的I/O接口接收所述定时信号。
3.根据权利要求2所述的缓冲器，其特征在于，所述第一接收子模块从所述CPU的I/O 接口中的CPU WE引脚接收所述使能信号。
4.根据权利要求2所述的缓冲器，其特征在于，所述第二接收子模块从所述CPU的I/O 接口中的CPU WC引脚接收所述定时信号。
5.根据权利要求1所述的缓冲器，其特征在于，所述接收模块通过上拉电阻连接至高电平。
6.根据权利要求5所述的缓冲器，其特征在于，在所述接收模块接收到低电平的使能信号的情况下，所述第一使能模块控制所述缓冲器使能。
7.根据权利要求1至6中任一项所述的缓冲器，其特征在于，所述第二使能模块连接至所述看门狗芯片的WDI弓丨脚。
8.根据权利要求1至6中任一项所述的缓冲器，其特征在于，所述缓冲器还包括缓冲模块，用于缓冲所述定时信号。
9.一种看门狗电路系统，其特征在于，包括缓冲器、看门狗芯片和中央处理器CPU，其中，所述缓冲器包括第一接收模块，用于接收来自所述CPU的使能信号和/或定时信号； 第一使能模块，用于根据所述使能信号控制所述缓冲器使能； 第二使能模块，用于在所述缓冲器使能的情况下，控制所述看门狗芯片使能； 转发模块，用于在所述看门狗芯片使能的情况下，向所述看门狗芯片转发所述定时信号。
10.根据权利要求9所述的系统，其特征在于，所述看门狗芯片包括 第二接收模块，用于接收所述定时信号；复位模块，用于在预定时间内未接收到所述定时信号的情况下，复位所述看门狗芯片。
专利摘要本实用新型公开了一种缓冲器及看门狗电路系统，该缓冲器包括接收模块，用于接收来自CPU的使能信号和/或定时信号；第一使能模块，用于根据使能信号控制缓冲器使能；第二使能模块，用于在缓冲器使能的情况下，控制看门狗芯片使能；转发模块，用于在看门狗芯片使能的情况下，向看门狗芯片转发定时信号。本实用新型可以保证看门狗芯片在CPU从复位到正常运行的时间内未使能，进而避免看门狗电路由于未及时接收到定时信号而输出复位信号，避免CPU进入死循环。
文档编号G06F11/00GK202230469SQ20112015573
公开日2012年5月23日 申请日期2011年5月16日 优先权日2011年5月16日
发明者王中 申请人:中兴通讯股份有限公司