用于分级高速缓存设计中的高速缓存之间的高效通信的方法和装置与流程

技术特征：
1.一种集成电路，包括：数据总线；较低级高速缓存，与所述数据总线可通信地连接；较高级高速缓存，与所述数据总线可通信地连接；一个或多个数据缓冲器，与所述数据总线可通信地连接，所述一个或多个数据缓冲器的每一个具有缓冲完整高速缓存线的缓冲存储器、指示相应数据缓冲器的状态的一个或多个控制位、以及与所述完整高速缓存线相关联的地址；一个或多个无数据缓冲器，与所述数据总线可通信地连接，所述一个或多个无数据缓冲器不能存储完整高速缓存线，并具有指示相应无数据缓冲器的状态的一个或多个控制位以及用于与相应无数据缓冲器相关联的高速缓存间转移线的地址；以及高速缓存间转移逻辑单元，被配置成用于响应于所述较低级高速缓存处的高速缓存未命中，向所述高速缓存间转移线分配所述一个或多个无数据缓冲器之一，以及用于当所述高速缓存间转移线中的控制位指示独占或共享状态时，经由所述数据总线从所述较高级高速缓存请求高速缓存间转移线，并用于将所述高速缓存转移线从所述数据总线写入所述较低级高速缓存中，绕过所分配的无数据缓冲器和数据缓冲器。2.如权利要求1所述的集成电路，其特征在于，所述高速缓存间转移逻辑单元还被配置成用于：响应于所述较低级高速缓存处的高速缓存未命中，请求高速缓存间转移线。3.如权利要求1所述的集成电路，其特征在于，所述高速缓存间转移逻辑单元被配置成用于将所述高速缓存间转移线从所述数据总线直接引导到所述较低级高速缓存、绕过所分配的无数据缓冲器包括：所述高速缓存间转移逻辑单元被配置成用于发起替换操作以将所述高速缓存间转移线插入所述较低级高速缓存中。4.如权利要求3所述的集成电路，其特征在于，所述替换操作与从所述较高级高速缓存请求所述高速缓存间转移线并发地发起。5.如权利要求3所述的集成电路，其特征在于，所述替换操作包括至少部分地基于用于驱逐的高速缓存线驻留在所述较低级高速缓存中不存在争用的部分中，选择用于从所述较低级高速缓存驱逐的高速缓存线；以及将所述高速缓存间转移线引导到通过驱逐高速缓存线而可用的位置。6.如权利要求5所述的集成电路，其特征在于，所述高速缓存间转移逻辑单元还被配置成用于：分配所述多个数据缓冲器之一以缓冲所驱逐的高速缓存线；以及将所驱逐的高速缓存线引导到所分配的数据缓冲器中。7.如权利要求1所述的集成电路，其特征在于，所述较低级高速缓存包括被安排成两个或更多个组的多个存储器单元；以及所述两个或更多个组中的每一个通过复用器mux来访问，所述复用器实现对相应组中的两个不同存储器单元的同时写/写、读/读或写/读操作。8.如权利要求7所述的集成电路，其特征在于，所述高速缓存间转移逻辑单元被配置成用于将所述高速缓存间转移线从所述数据总线写入所述较低级高速缓存中包括：所述高速缓存间转移逻辑单元被配置成用于：标识所述两个或更多个组中可应用写操作的一个；选择所标识的组；以及指令负责所选择的组的代理将来自所述数据总线的所述高速缓存间转移线写入所选择的组中。9.如权利要求7所述的集成电路，其特征在于，所述高速缓存间转移逻辑单元被配置成用于将所述高速缓存间转移线从所述数据总线写入所述较低级高速缓存中包括：所述高速缓存间转移逻辑单元被配置成用于：标识全部所述两个或更多个组上的争用；停止对所述组之一的写操作；以及指令负责与停止写操作相关联的组的代理将来自所述数据总线的所述高速缓存间转移线写入所述组中。10.如权利要求1所述的集成电路，其特征在于，所述较低级高速缓存是并入所述集成电路的芯片上1级高速缓存；以及所述较高级高速缓存是并入所述集成电路的芯片上2级高速缓存。11.如权利要求10所述的集成电路，其特征在于，所述芯片上1级高速缓存或所述芯片上2级高速缓存还与芯片外3级高速缓存通信，以执行从所述3级高速缓存到所述芯片上1级高速缓存或芯片上2级高速缓存之一的高速缓存间转移。12.如权利要求1所述的集成电路，其特征在于，对于存储在所述较低级高速缓存或所述较高级高速缓存中的现有高速缓存线的高速缓存更新被缓冲到所述一个或多个数据缓冲器之一中；以及被配置成用于监视所述一个或多个数据缓冲器的调度器保护与所述现有高速缓存线相关联的所述较低级高速缓存或所述较高级高速缓存的可用写端口并将所述高速缓存更新写入所述较低级高速缓存或所述较高级高速缓存以替换所述现有高速缓存线。13.如权利要求1所述的集成电路，其特征在于，从所述较高级高速缓存返回的所述高速缓存间转移线包括完整高速缓存线和控制数据，并且所述一个或多个无数据缓冲器之一经由所述一个或多个控制位存储所述控制数据，并且相应无数据缓冲器不存储与所述控制数据一同返回的完整高速缓存线。14.如权利要求1所述的集成电路，其特征在于，所述集成电路包括用于平板计算设备或智能电话之一的中央处理单元。15.一种计算系统，包括：显示单元；以及集成电路，与所述显示单元耦合，其中所述集成电路包括：数据总线；较低级高速缓存，与所述数据总线可通信地连接；较高级高速缓存，与所述数据总线可通信地连接；一个或多个数据缓冲器，与所述数据总线可通信地连接，所述一个或多个数据缓冲器的每一个具有缓冲完整高速缓存线的缓冲存储器、指示相应数据缓冲器的状态的一个或多个控制位、以及与所述完整高速缓存线相关联的地址；一个或多个无数据缓冲器，与所述数据总线可通信地连接，所述一个或多个无数据缓冲器不能存储完整高速缓存线，并具有指示相应无数据缓冲器的状态的一个或多个控制位以及用于与相应无数据缓冲器相关联的高速缓存间转移线的地址；高速缓存间转移逻辑单元，被配置成用于响应于所述较低级高速缓存处的高速缓存未命中，向所述高速缓存间转移线分配所述一个或多个无数据缓冲器之一，以及用于当所述高速缓存间转移线中的控制位指示独占或共享状态时，经由所述数据总线从所述较高级高速缓存请求高速缓存间转移线并用于将所述高速缓存转移线从所述数据总线写入所述较低级高速缓存中，绕过所分配的无数据缓冲器和数据缓冲器。16.如权利要求15所述的计算系统，其特征在于，所述系统具体化为平板或智能电话；所述显示单元包括所述平板或智能电话的触摸屏界面；以及所述集成电路并入所述平板或智能电话中。17.如权利要求15所述的计算系统，其特征在于，所述高速缓存间转移逻辑单元被配置成用于将所述高速缓存间转移线从所述数据总线直接引导到所述较低级高速缓存、绕过所分配的无数据缓冲器包括：所述高速缓存间转移逻辑单元被配置成用于发起替换操作以将所述高速缓存间转移线插入所述较低级高速缓存中。18.如权利要求17所述的计算系统，其特征在于，所述替换操作与从所述较高级高速缓存请求所述高速缓存间转移线并发地发起。19.如权利要求17所述的计算系统，其特征在于，所述替换操作包括至少部分地基于用于驱逐的高速缓存线驻留在所述较低级高速缓存中不存在争用的部分中，选择用于从所述较低级高速缓存驱逐的高速缓存线；以及将所述高速缓存间转移线引导到通过驱逐高速缓存线而可用的位置。20.一种集成电路中的方法，所述方法包括：在较低级高速缓存处接收高速缓存未命中，相应数据在经由数据总线与所述较低级高速缓存可通信地接口的较高级高速缓存处可用；响应于在所述较低级高速缓存处的高速缓存未命中，从上级高速缓存请求高速缓存间转移线；对所述高速缓存间转移线分配无数据缓冲器，其中所述无数据缓冲器不能存储所述高速缓存间转移线并且具有指示相应无数据缓冲器的状态的一个或多个控制位以及用于与相应无数据缓冲器相关联的高速缓存间转移线的地址；以及通过接收所述数据总线上的所述高速缓存间转移线并将所述高速缓存间转移线从所述数据总线写入所述较低级高速缓存中，绕过所有高速缓存缓冲器，将所述高速缓存间转移线从所述较高级高速缓存转移到所述较低级高速缓存。21.如权利要求20所述的方法，其特征在于，所述高速缓存间转移逻辑单元将所述高速缓存间转移线从所述数据总线直接引导到所述较低级高速缓存、绕过所分配的无数据缓冲器包括：所述高速缓存间转移逻辑单元发起替换操作以将所述高速缓存间转移线插入所述较低级高速缓存中。22.如权利要求21所述的方法，其特征在于，所述替换操作与从所述较高级高速缓存请求所述高速缓存间转移线并发地发起。23.如权利要求21所述的方法，其特征在于，所述替换操作包括：至少部分地基于用于驱逐的高速缓存线驻留在所述较低级高速缓存中不存在争用的部分中，选择用于从所述较低级高速缓存驱逐的高速缓存线；以及将所述高速缓存间转移线引导到通过驱逐高速缓存线而可用的位置。