基于PowerPC处理器的主控板的制作方法
【专利摘要】本发明公开了一种基于PowerPC处理器的主控板，包括处理中心和连接器，所述的处理中心包括CPU模块和连接在CPU模块上的三个PHY模块，CPU模块上还连接有一条Local总线和CPLD模块，PHY模块上的以太网接口和Local总线经连接器与外界进行数据交互。本发明的有益效果：通过一个连接器将主控板上的接口进行集成，使得产品安装和检测上变得简便。
【专利说明】基于PowerPC处理器的主控板
【技术领域】
[0001]本发明涉及到一种计算机主控板，特别是涉及到一种基于PowerPC处理器的主控板。
【背景技术】
[0002]信息时代，数字时代使得嵌入式产品获得了巨大的发展契机，目前嵌入式系统广泛应用于国防、交通、通信、工业控制等领域
网络化、信息化的要求随着因特网技术的成熟、带宽的提高日益提高，使得以往单一功能的设备趋向多元化，结构更加复杂。这就要求芯片设计厂商在芯片上集成更多的功能，为了满足应用功能的升级，设计师们一方面采用更强大的嵌入式处理器如32位、64位RISC芯片或信号处理器DSP增强处理能力，同时增加功能接口，如USB，扩展总线类型，如CAN BUS,加强对多媒体、图形等的处理，逐步实施片上系统(SOC)的概念。但是接口的增多，导致在安装和检测上很不方便。
【发明内容】
[0003]本发明的目的在于克服上述现有技术的缺点和不足，提供一种基于PowerPC处理器的主控板，解决现有技术中接口过多，不好管理的问题。
[0004]本发明的目的通过下述技术方案实现:基于PowerPC处理器的主控板，包括处理中心和连接器，所述的处理中心包括CPU模块和连接在CPU模块上的三个PHY模块，CPU模块上还连接有一条Local总线和CPLD模块，PHY模块上的以太网接口和Local总线经连接器与外界进行数据交互。
[0005]所述的CPU模块上还设置有两个RS232串口，RS232串口通过连接器与外界进行数据交互。
[0006]所述的CPU模块上还连接有一条PCIe总线，PCIe总线通过连接器与外界进行数据交互。
[0007]所述的CPU模块上还连接有一条I2C总线，I2C总线经连接器与外围设备进行数据交互，。
[0008]所述的CPLD模块上还连接有一个复位模块。
[0009]本发明的有益效果是:通过一个连接器将主控板上的接口进行集成，使得产品安装和检测上变得简便。
【专利附图】
【附图说明】
[0010]图1为本发明的结构框图。
【具体实施方式】
[0011]下面结合实施例对本发明作进一步的详细说明，但是本发明的结构不仅限于以下实施例:
【实施例】
如图1所示，基于PowerPC处理器的主控板，包括处理中心和连接器，所述的处理中心包括CPU模块和连接在CPU模块上的三个PHY模块，CPU模块上还连接有一条Local总线和CPLD模块，PHY模块上的以太网接口和Local总线经连接器与外界进行数据交互。
[0012]所述的CPU模块上还设置有两个RS232串口，RS232串口通过连接器与外界进行数据交互。
[0013]所述的CPU模块上还连接有一条PCIe总线，PCIe总线通过连接器与外界进行数据交互。
[0014]所述的CPU模块上还连接有一条I2C总线，I2C总线经连接器与外围设备进行数据交互。
[0015]所述的CPLD模块上还连接有一个复位模块。
[0016]本实施例的CPU模块采用Power PC系列的PlOll芯片，具有运行速度快、功耗低等优点；PHY模块采用RTL8169S-32/64芯片，为10/100/1000自适应网卡芯片；CPLD模块为复杂可编程逻辑器件，采用Altera EPM7128S芯片，主要用于为Local总线提供时序支持，并且通过连接在CPLD模块上的复位模块为处理中心通过复位功能。
[0017]本实施例的CPU 模块上还连接有2G的DDR2内存、128M的NOR FLASH存储器以及2G的NAND FLASH存储器，NOR FLASH存储器用于存储系统程序。
【权利要求】
1.基于PowerPC处理器的主控板，其特征在于，包括处理中心和连接器，所述的处理中心包括CPU模块和连接在CPU模块上的三个PHY模块，CPU模块上还连接有一条Local总线和CPLD模块，PHY模块上的以太网接口和Local总线经连接器与外界进行数据交互。
2.根据权利要求1所述的基于PowerPC处理器的主控板，其特征在于，所述的CPU模块上还设置有两个RS232串口，RS232串口通过连接器与外界进行数据交互。
3.根据权利要求2所述的基于PowerPC处理器的主控板，其特征在于，所述的CPU模块上还连接有一条PCIe总线，PCIe总线通过连接器与外界进行数据交互。
4.根据权利要求3所述的基于PowerPC处理器的主控板，其特征在于，所述的CPU模块上还连接有一条I2C总线，I2C总线经连接器与外界进行数据交互。
5.根据权利要求1所述的基于PowerPC处理器的主控板，其特征在于，所述的CPLD模块上还连接有一个复位模块。
【文档编号】G06F1/16GK103631325SQ201210300014
【公开日】2014年3月12日 申请日期:2012年8月22日 优先权日:2012年8月22日
【发明者】高文武, 黄云全, 李培, 刘德伟, 沈仁华, 杜鹰 申请人:成都爱斯顿测控技术有限公司