接口传输方法以及数据结构产品的制作方法
【专利摘要】本发明提供一种接口传输方法以及数据结构产品，该接口传输方法包括：在一第一周期，致使一第一命令串行自处理器传送至储存装置，其中第一命令串行包括具有一第一既定位数的一第一子命令；在一第二周期，致使一第二命令串行自处理器传送至储存装置，其中第二命令串行包括具有第一既定位数的一第二子命令，并且第一子命令以及第二子命令用以构成一命令；当命令为一写入命令时，在一第三周期，致使一写入数据串行自处理器传送至储存装置；以及当命令为一读取命令时，在第三周期，致使一读取数据串行自储存装置传送至处理器。本发明使得使用者无需为了传送大于既定长度的命令而重新改写程序代码。
【专利说明】接口传输方法以及数据结构产品
【技术领域】
[0001 ] 本发明有关于接口传输方法，且特别是有关于具有多个既定长度的命令的接口传输方法。
【背景技术】
[0002]电子产品通常使用内存储存固件和数据，举例而言，内存可以是高速缓存(FLASH)或其它非挥发性内存。然而，不同型号的内存可能对应不同的操作参数，举例而言，操作参数包括该内存的访问方式、命令格式等参数。因此，电子产品的读写方式一般具有固定的格式，以对该内存进行访问或者读写。
[0003]以上传统技术显然限制了电子产品的设计弹性。举例来说，若电子产品内的内存型号有变动，或者电子产品的版本更新时。因此原版本的读写方式无法支持该新型号的内存或者更新版本后的电子产品进行读取。使用者必需重新，加载相应于新的读写方式的程序代码。如此一来，使得使用者难于管理与维护。
【发明内容】
[0004]有鉴于此，本发明提供一种接口传输方法及数据结构产品，使得使用者无需为了传送大于既定长度的命令而重新改写程序代码。
[0005]本发明提供一种接口传输方法，其适用于一处理器以及一储存装置之间。接口传输方法包括:在一第一周期，致使一第一命令串行自处理器传送至储存装置，其中第一命令串行包括具有一第一既定位数的一第一子命令；在一第二周期，致使一第二命令串行自处理器传送至储存装置，其中第二命令串行包括具有第一既定位数的一第二子命令，其中第一子命令以及第二子命令用以构成一命令；当命令为一写入命令时，在一第三周期，致使一写入数据串行自处理器传送至储存装置，其中写入数据串行包括具有一第二既定位数的一写入数据，并且第三周期位于第一周期以及第二周期之后；以及当命令为一读取命令时，在第三周期，致使一读取数据串行自储存装置传送至处理器，其中读取数据串行包括具有第二既定位数的一读取数据。
[0006]本发明亦提供一种数据结构产品，经由一处理器传送至一储存装置，用以对储存装置进行读取或者写入。数据结构产品包括一第一命令串行，用以在一第一周期，自处理器传送至储存装置，其中第一命令串行包括具有一第一既定位数的一第一子命令；一第二命令串行，用以在一第二周期，自处理器传送至储存装置，其中第二命令串行包括具有第一既定位数的一第二子命令，并且第一子命令以及第二子命令构成一命令；一写入数据串行，用以当命令为一写入命令时，在一第三周期自处理器传送至储存装置，其中写入数据串行包括具有一第二既定位数的一写入数据，并且第三周期位于第一周期以及第二周期之后；以及一读取数据串行，用以当命令为一读取命令时，在第三周期自储存装置传送至处理器，其中读取数据串行包括具有第二既定位数的一读取数据。【专利附图】
【附图说明】
[0007]图1是根据本发明实施例的数据传输系统的框图；
[0008]图2是根据本发明实施例的读取模式的信号图；
[0009]图3是根据本发明实施例的写入模式的信号图；
[0010]图4是根据本发明实施例的读写模式的信号图；
[0011]图5是根据本发明实施例的命令模式的信号图；
[0012]图6至图9是根据本发明实施例所提供的接口传输方法的流程图。
[0013]附图中符号的简单说明如下:
[0014]100?数据传输系统；102?处理器；104?储存装置；106?传输接口 ； 108?第一子程序；110?第二子程序；WRB?写入时脉；RDB?读取时脉；DATA?数据线；M1?丽?命令串行；U1?UN-1?弹性数据串行；DR1?DRN?读取数据串行；DW1?DWN?写入数据串行；P11 ?P1N、P21 ?P2N、P31 ?P3N、P41 ?P4N ?周期。
【具体实施方式】
[0015]以下将详细讨论本发明各种实施例的装置及使用方法。然而值得注意的是，本发明所提供的许多可行的发明概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本发明的装置及使用方法，但非用于限定本发明的范围。
[0016]图1是根据本发明实施例的数据传输系统的框图。数据传输系统100具有四种操作模式，分别为一写入模式、一读取模式、一读写模式以及一命令模式。数据传输系统100包括一处理器102、一储存装置104以及一传输接口 106。处理器102包括一第一子程序108以及一第二子程序110。第一子程序108以及第二子程序110用以在不同的周期下轮流驱动传输接口 106，以传送相应于上述四种操作模式的一命令至储存装置104，并且根据操作模式对储存装置104进行读取以及写入。在本发明的一实施例中，处理器102可为一微处理器。在本发明的另一实施例中，处理器102可为一处理单元，包括一嵌入式控制器、一芯片组以及一单一中央处理器(central-processing unit, CPU)或者是关联于平行运算环境(parallel processing environment)的多个平行中央处理器(未图不)。储存装置104可为一只读存储器或者一缓冲器，用以储存数据及/或软件程序代码，以及根据处理器102所产生的一命令判断操作模式，并根据相应于命令的判断模式传送以及接收数据。在本发明的一实施例中，储存装置104可设置于一显示器(未图标)的驱动控制器(未图标)中，用以储存程序代码及/或影像数据，但本发明不限于此。在其它实施例中，储存装置104亦可设置于其它具有计算能力的控制器中。
[0017]传输接口 106包括一写入时脉WRB、一读取时脉RDB以及一数据线DATA，其中数据线DATA传送数据的方式为本发明所提供的数据结构产品。在本发明的另一实施例中，传输接口 106还包括一芯片选择线(未图标)，用以致能储存装置104，但本发明不限于此。写入时脉WRB以及读取时脉RDB用以提供至储存装置104。数据线DATA用以在处理器102以及储存装置104之间传送数据。
[0018]图2是根据本发明实施例的读取模式的信号图。当数据传输系统100处于读取模式时，处理器102中的第一子程序108用以将一读取命令分割为至少一命令串行Ml?MN，并且致使命令串行Ml?丽根据写入时脉WRB传送至储存装置104。值得注意的是，每一命令串行Ml?MN包括具有一第一既定位数的子命令，其中第一既定位数为X。另外，处理器102中的第二子程序110还用以致使储存装置104根据读取时脉RDB将至少一弹性数据串行Ul?UN-1以及至少一读取数据串行DRl?DRN传送至处理器102，并且接收弹性数据串行Ul?UN-1以及读取数据串行DRl?DRN。值得注意的是，每一弹性数据串行Ul?UN-1以及每一读取数据串行DRl?DRN分别包括具有一第二既定位数的弹性数据以及读取数据，其中第二既定位数为Y。另外，在本发明的一实施例中，弹性数据是无效的数据。图2包括至少一周期Pll?PIN、至少一周期P21?P2N-1以及至少一周期P31?P3N，其中周期P21?P2N-1分别位于周期Pll?PlN中的两者之间，并且周期P31?P3N位于周期Pll?PlN以及周期P21?P2N-1之后。
[0019]如图2所示，写入时脉WRB用以在周期Pll?PlN中，分别以一第一既定次数进行切换(toggle)，并且在周期P21?P2N-1与周期P31?P3N中，维持在一既定电压，其中第一既定次数为与第一既定位数相同的X，并且X大于2。值得注意的是，既定电压可为一高电平或者一低电平，本发明不加以限制。读取时脉RDB用以在周期P21?P2N-1与周期P31?P3N中，分别以一第二既定次数进行切换，并且在至少一周期Pll?PlN中，维持在一既定电压，其中第二既定次数为与第二既定位数相同的Y，并且Y大于2。值得注意的是，在本发明中，X可以等于Y，亦可以不等于Y，本发明不加以限制。
[0020]举例而言，当数据传输系统100处于读取模式时，处理器102中的第一子程序108根据一读取命令的长度，将读取命令分割为命令串行Ml?M2。命令串行M1，用以在周期PlI，根据写入时脉WRB自处理器102传送至储存装置104。命令串行M2，用以在周期P12，根据写入时脉WRB自处理器102传送至储存装置104。弹性数据串行U1，用以在周期P21，根据读取时脉RDB自储存装置104传送至处理器102，其中周期P21位于周期Pll以及周期P12之间。读取数据串行DR1，用以在周期P31自储存装置104传送至处理器102。在其它实施例中，处理器102中的第一子程序108亦可根据一读取命令的长度，将读取命令分割为三个命令串行Ml?M3或者四个命令串行Ml?M4等等，在此不再赘述。另外，当处理器102所要求的数据大于第二既定位数Y时，储存装置104亦可将数据切割为多个读取数据串行DRl?DRN，在多个周期P31?P3N传送至处理器102。值得注意的是，在本发明的另一实施例中，第二子程序110可不致使弹性数据串行Ul?UN-1传送至处理器102。换言之，在另一实施例中，图2可不包括周期P21?P2N-1。
[0021]图3是根据本发明实施例的写入模式的信号图。当数据传输系统100处于写入模式时，处理器102中的第一子程序108用以将一写入命令分割为至少一命令串行Ml?MN，并且致使命令串行Ml?MN根据写入时脉WRB传送至储存装置104。接着，第一子程序108还用以将至少一写入数据串行DWl?DWN根据写入时脉WRB传送至储存装置104。值得注意的是，每一命令串行Ml?MN包括具有一第一既定位数的子命令，并且每一写入数据串行DWl?DWN包括具有一第二既定位数的写入数据，其中第一既定位数为X，并且第二既定位数为Y。另外，处理器102中的第二子程序110还用以致使储存装置104根据读取时脉RDB将至少一弹性数据串行Ul?UN-1传送至处理器102，并且接收弹性数据串行Ul?UN-1。值得注意的是，每一弹性数据串行Ul?UN-1包括具有第二既定位数的弹性数据。另外，在本发明的一实施例中，弹性数据是无效的数据。图3包括至少一周期Pll?PIN、至少一周期P21?P2N-1以及至少一周期P31?P3N，其中周期P21?P2N-1分别位于周期Pll?PIN中的两者之间，并且周期P31?P3N位于周期Pll?PlN以及周期P21?P2N-1之后。
[0022]如图3所示，写入时脉WRB用以在周期PlI?PlN中，分别以一第一既定次数进行切换，在周期P31?P3N中，分别以一第二既定次数进行切换，并且在周期P21?P2N-1中，维持在一既定电压。第一既定次数为与第一既定位数相同的X，并且X大于2。第二既定次数为与第二既定位数相同的Y，并且Y大于2。值得注意的是，既定电压可为一高电平或者一低电平，本发明不加以限制。读取时脉RDB用以在周期P21?P2N-1中，分别以第二既定次数进行切换，并且在周期Pll?PlN以及周期P31?P3N中，维持在一既定电压。值得注意的是，在本发明中，X可以等于Y，亦可以不等于Y，本发明不加以限制。
[0023]举例而言，当数据传输系统100处于写入模式时，处理器102中的第一子程序108根据一写入命令的长度，将写入命令分割为命令串行Ml?M2。命令串行M1，用以在周期PlI，根据写入时脉WRB自处理器102传送至储存装置104。命令串行M2，用以在周期P12，根据写入时脉WRB自处理器102传送至储存装置104。弹性数据串行U1，用以在周期P21，根据读取时脉RDB自储存装置104传送至处理器102，其中周期P21位于周期Pll以及周期P12之间。写入数据串行DW1，用以在周期P31自处理器102传送至储存装置104。在其它实施例中，处理器102中的第一子程序108亦可根据一写入命令的长度，将写入命令分割为三个命令串行Ml?M3或者四个命令串行Ml?M4等等，在此不再赘述。另外，当处理器102要求写入储存装置104的数据大于第二既定位数Y时，处理器102亦可将数据切割为多个个写入数据串行DWl?DWN，在多个周期P41?P4N传送至储存装置104。值得注意的是，在本发明的另一实施例中，第二子程序110可不致使弹性数据串行Ul?UN-1传送至处理器102。换言之，在另一实施例中，图3可不包括周期P21?P2N-1。
[0024]图4是根据本发明实施例的读写模式的信号图。当数据传输系统100处于读写模式时，处理器102中的第一子程序108用以将一读写命令分割为至少一命令串行Ml?MN，并且致使命令串行Ml?MN根据写入时脉WRB传送至储存装置104。接着，第一子程序108还用以将至少一写入数据串行DWl?DWN根据写入时脉WRB传送至储存装置104。值得注意的是，每一命令串行Ml?MN包括具有一第一既定位数的子命令，并且每一写入数据串行Dffl?DWN包括具有一第二既定位数写入数据，其中第一既定位数为X，并且第二既定位数为Y。另外，处理器102中的第二子程序110还用以致使储存装置104根据读取时脉RDB将至少一弹性数据串行Ul?UN-1以及至少一读取数据串行DRl?DRN传送至处理器102，并且接收弹性数据串行Ul?UN-1以及读取数据串行DRl?DRN。值得注意的是，每一弹性数据串行Ul?UN-1以及每一读取数据串行DRl?DRN，分别包括具有第二既定位数的弹性数据以及读取数据。另外，在本发明的一实施例中，弹性数据是无效的数据。图4包括至少一周期Pll?PIN、至少一周期P21?P2N-1、至少一周期P31?P3N以及至少一周期P41?P4N，其中周期P21?P2N-1分别位于周期Pll?PlN中的两者之间，并且周期P31?P3N位于周期Pll?PlN以及周期P21?P2N-1之后。另外，周期P41?P4N分别位于周期P31?P3N中的两者之间。
[0025]如图4所示，写入时脉WRB用以在周期Pll?PlN中，分别以一第一既定次数进行切换，在周期P41?P4N中，分别以一第二既定次数进行切换，并且在周期P21?P2N-1以及周期P31?P3N中，维持在一既定电压。第一既定次数为与第一既定位数相同的X，并且X大于2。第二既定次数为与第二既定位数相同的Y，并且Y大于2。值得注意的是，既定电压可为一高电平或者一低电平，本发明不加以限制。读取时脉RDB用以在周期P21?P2N-1与周期P31?P3N中，分别以第二既定次数进行切换，并且在周期Pll?PlN以及周期P41?P4N中，维持在一既定电压。值得注意的是，在本发明中，X可以等于Y，亦可以不等于Y，本发明不加以限制。
[0026]举例而言，当数据传输系统100处于读写模式时，处理器102中的第一子程序108根据一读写命令的长度，将读写命令分割为命令串行Ml?M2。命令串行M1，用以在周期PlI，根据写入时脉WRB自处理器102传送至储存装置104。命令串行M2，用以在周期P12，根据写入时脉WRB自处理器102传送至储存装置104。弹性数据串行U1，用以在周期P21，根据读取时脉RDB自储存装置104传送至处理器102，其中周期P21位于周期Pll以及周期P12之间。读取数据串行DR1，用以在周期P31自储存装置104传送至处理器102。写入数据串行DWl，用以在周期P41自处理器102传送至储存装置104。在其它实施例中，处理器102中的第一子程序108亦可根据一读写命令的长度，将读写命令分割为三个命令串行Ml?M3或者四个命令串行Ml?M4等等，在此不再赘述。另外，当处理器102所要求的数据大于第二既定位数Y时，储存装置104亦可将数据切割为多个读取数据串行DRl?DRN，在多个周期P31?P3N传送至处理器102。当处理器102要求写入储存装置104的数据大于第二既定位数Y时，处理器102亦可将数据切割为多个个写入数据串行DWl?DWN，在多个周期P41?P4N传送至储存装置104。值得注意的是，在本发明的另一实施例中，第二子程序110可不致使弹性数据串行Ul?UN-1传送至处理器102。换言之，在另一实施例中，图4可不包括周期P21?P2N-1。
[0027]在本发明的另一实施例中(未图标)，当数据传输系统100处于读写模式时，写入时脉WRB亦可用以在周期Pll?PlN中，分别以一第一既定次数进行切换，在周期P31?P3N中，分别以一第二既定次数进行切换，并且在周期P21?P2N-1以及周期P41?P4N中，维持在一既定电压。读取时脉RDB亦可用以在周期P21?P2N-1与周期P41?P4N中，分别以第二既定次数进行切换，并且在周期Pll?PlN以及周期P31?P3N中，维持在一既定电压。
[0028]举例而言，当数据传输系统100处于读写模式时，处理器102中的第一子程序108根据一读写命令的长度，将读写命令分割为命令串行Ml?M2。命令串行M1，用以在周期PlI，根据写入时脉WRB自处理器102传送至储存装置104。命令串行M2，用以在周期P12，根据写入时脉WRB自处理器102传送至储存装置104。弹性数据串行U1，用以在周期P21，根据读取时脉RDB自储存装置104传送至处理器102。读取数据串行DR1，用以在周期P41自储存装置104传送至处理器102。写入数据串行DW1，用以在周期P31自处理器102传送至储存装置104。
[0029]图5是根据本发明实施例的命令模式的信号图。当数据传输系统100处于命令模式时，处理器102中的第一子程序108用以将一命令分割为至少一命令串行Ml?MN，并且致使命令串行Ml?MN根据写入时脉WRB传送至储存装置104。值得注意的是，每一命令串行Ml?MN包括具有一第一既定位数的子命令，其中第一既定位数为X。另外，处理器102中的第二子程序110还用以致使储存装置104根据读取时脉RDB将至少一弹性数据串行Ul?UN-1传送至处理器102，并且接收弹性数据串行Ul?UN-1。值得注意的是，每一弹性数据串行Ul?UN-1，分别包括具有一第二既定位数的弹性数据。另外，在本发明的一实施例中，弹性数据是无效的数据。图5包括至少一周期Pll?PlN以及至少一周期P21?P2N-1，其中周期P21?P2N-1分别位于周期Pll?PlN中的两者之间。
[0030]如图5所示，写入时脉WRB用以在周期PlI?PlN中，分别以一第一既定次数进行切换，并且在周期P21?P2N-1中，维持在一既定电压。第一既定次数为与第一既定位数相同的X，并且X大于2。值得注意的是，既定电压可为一高电平或者一低电平，本发明不加以限制。读取时脉RDB用以在周期P21?P2N-1中，分别以第二既定次数进行切换，并且在周期Pll?PlN中，维持在一既定电压。第二既定次数为与第二既定位数相同的Y，并且Y大于2。值得注意的是，在本发明中X可以等于Y，亦可以不等于Y，本发明不加以限制。
[0031]举例而言，当数据传输系统100处于命令模式时，处理器102中的第一子程序108根据一命令的长度，将命令分割为命令串行Ml?M2。命令串行M1，用以在周期P11，根据写入时脉WRB自处理器102传送至储存装置104。命令串行M2，用以在周期P12，根据写入时脉WRB自处理器102传送至储存装置104。弹性数据串行U1，用以在周期P21，根据读取时脉RDB自储存装置104传送至处理器102，其中周期P21位于周期Pll以及周期P12之间。在其它实施例中，处理器102中的第一子程序108亦可根据一命令的长度，将命令分割为三个命令串行Ml?M3或者四个命令串行Ml?M4等等，在此不再赘述。值得注意的是，在本发明的另一实施例中，第二子程序110可不致使弹性数据串行Ul?UN-1传送至处理器102。换言之，在另一实施例中，图5可不包括周期P21?P2N-1。
[0032]图6为本发明所提供接口传输方法的流程图，其适用于数据传输系统100的一处理器102以及一储存装置104之间，其中数据传输系统100处于一读取模式。流程开始于步骤S600。
[0033]在步骤S600中，处理器102中的第一子程序108用以将一读取命令分割为至少一命令串行Ml?MN。值得注意的是，每一命令串行Ml?MN包括具有一第一既定位数的子命令，其中第一既定位数为X。
[0034]接着，在步骤S602中，处理器102中的第一子程序108用以致使命令串行Ml?MN根据写入时脉WRB，在至少一周期Pll?PlN依序传送至储存装置104。另外，处理器102中的第二子程序110还用以致使储存装置104根据读取时脉RDB，在至少一周期P21?P2N-1依序将至少一弹性数据串行Ul?UN-1自储存装置104传送至处理器102，并且接收弹性数据串行Ul?UN-1，其中周期P21?P2N-1分别位于周期Pll?PlN中的两者之间。值得注意的是，每一弹性数据串行Ul?UN-1分别包括具有一第二既定位数的弹性数据，其中第二既定位数为Y。
[0035]举例而言，如图2所示，写入时脉WRB用以在周期Pll?PlN中，分别以一第一既定次数进行切换，其中第一既定次数为与第一既定位数相同的X，并且X大于2。读取时脉RDB用以在周期P21?P2N-1中，分别以一第二既定次数进行切换，其中第二既定次数为与第二既定位数相同的Y，并且Y大于2。值得注意的是，在本发明中X可以等于Y，亦可以不等于Y，本发明不加以限制。
[0036]当处理器102中的第一子程序108将读取命令分割为命令串行Ml?M2时，命令串行Ml，用以在周期Pll，根据写入时脉WRB自处理器102传送至储存装置104。命令串行M2，用以在周期P12，根据写入时脉WRB自处理器102传送至储存装置104。弹性数据串行Ul，用以在周期P21，根据读取时脉RDB自储存装置104传送至处理器102，其中周期P21位于周期Pll以及周期P12之间。在其它实施例中，处理器102中的第一子程序108亦可根据一读取命令的长度，将读取命令分割为三个命令串行Ml?M3或者四个命令串行Ml?M4等等，在此不再赘述。另外，在本发明的一实施例中，弹性数据是无效的数据。换言之，处理器102可忽略所接收的弹性数据。值得注意的是，在本发明的另一实施例中，第二子程序110亦可不致使弹性数据串行Ul?UN-1传送至处理器102。换言之，周期P21?P2N-1不存在。
[0037]接着，在步骤S604中，储存装置104将所接收的至少一子命令进行合并，以获得读取命令。举例而言，当储存装置104接收到两个命令串行Ml?M2时,储存装置104将相应于命令串行Ml?M2的子命令进行合并，得到读取命令。在其它实施例中，储存装置104亦可接收到三个命令串行Ml?M3或者四个命令串行Ml?M4，并将所接收的命令串行中的子命令进行合并，在此不再赘述。
[0038]接着，在步骤S606中，储存装置104根据读取命令以及处理器102所提供的读取时脉RDB，在至少一周期P31?P3N将至少一读取数据串行DRl?DRN传送至处理器102。流程结束于步骤S606。值得注意的是，每一读取数据串行DRl?DRN分别包括具有第二既定位数的读取数据，其中第二既定位数为Y。
[0039]举例而言，如图2所示，读取时脉RDB用以在周期P31?P3N中，分别以第二既定次数进行切换，其中第二既定次数为与第二既定位数相同的Y，并且Y大于2。举例而言，当处理器102所要求的数据小于第二既定位数Y时，读取数据串行DRl根据读取时脉RDB，在周期P31自储存装置104传送至处理器102。另外，当处理器102所要求的数据大于第二既定位数Y时，储存装置104亦可将数据切割为多个读取数据串行DRl?DRN，在多个周期P31?P3N传送至处理器102，在此不再赘述。
[0040]图7为本发明所提供接口传输方法的流程图，其适用于数据传输系统100的一处理器102以及一储存装置104之间，其中数据传输系统100处于一写入模式。流程开始于步骤S700。值得注意的是，步骤S702与图6的步骤S 602相同，请参考图6的说明，在此不再赘述。
[0041]在步骤S700中，处理器102中的第一子程序108用以将一写入命令分割为至少一命令串行Ml?MN。值得注意的是，每一命令串行Ml?MN包括具有一第一既定位数的子命令，其中第一既定位数为X。
[0042]在步骤S704中，储存装置104将所接收的至少一子命令进行合并，以获得写入命令。举例而言，当储存装置104接收到两个命令串行Ml?M2时,储存装置104将相应于命令串行Ml?M2的子命令进行合并，得到写入命令。在其它实施例中，储存装置104亦可接收到三个命令串行Ml?M3或者四个命令串行Ml?M4，并将所接收的命令串行中的子命令进行合并，在此不再赘述。
[0043]接着，在步骤S706中，处理器102中的第一子程序108用以将至少一写入数据串行DWl?DWN根据写入时脉WRB，在至少一周期P31?P3N传送至储存装置104。流程结束于步骤S706。值得注意的是，每一写入数据串行DWl?DWN分别包括具有第二既定位数的读取数据，其中第二既定位数为Y。
[0044]举例而言，如图7所示，写入时脉WRB用以在周期P31?P3N中，分别以第二既定次数进行切换，其中第二既定次数为与第二既定位数相同的Y，并且Y大于2。举例而言，当处理器102要求写入储存装置104的数据小于第二既定位数Y时，写入数据串行DWl根据写入时脉WRB，在周期P31自处理器102传送至储存装置104。另外，当处理器102要求写入储存装置104的数据大于第二既定位数Y时，处理器102亦可将数据切割为多个个写入数据串行DWl?DWN，在多个周期P31?P3N传送至储存装置104，在此不再赘述。
[0045]图8为本发明所提供接口传输方法的流程图，其适用于数据传输系统100的一处理器102以及一储存装置104之间，其中数据传输系统100处于一读写模式。流程开始于步骤S800。值得注意的是，步骤S802与图6的步骤S602相同，请参考图6的说明，在此不再赘述。
[0046]在步骤S800中，处理器102中的第一子程序108用以将一读写命令分割为至少一命令串行Ml?MN。值得注意的是，每一命令串行Ml?MN包括具有一第一既定位数的子命令，其中第一既定位数为X。
[0047]在步骤S804中，储存装置104将所接收的至少一子命令进行合并，以获得读写命令。举例而言，当储存装置104接收到两个命令串行Ml?M2时,储存装置104将相应于命令串行Ml?M2的子命令进行合并，得到读写命令。在其它实施例中，储存装置104亦可接收到三个命令串行Ml?M3或者四个命令串行Ml?M4，并将所接收的命令串行中的子命令进行合并，在此不再赘述。
[0048]接着，在步骤S806中，储存装置104根据读取命令以及处理器102所提供的读取时脉RDB，在至少一周期P31?P3N将至少一读取数据串行DRl?DRN传送至处理器102。另外，处理器102中的第一子程序108用以将至少一写入数据串行DWl?DWN根据写入时脉WRB，在至少一周期P41?P4N传送至储存装置104。流程结束于步骤S806。值得注意的是，每一写入数据串行DWl?DWN分别包括具有第二既定位数的读取数据，其中第二既定位数为Y。
[0049]举例而言，如图7所示，读取时脉RDB用以在周期P31?P3N中，分别以第二既定次数进行切换，其中第二既定次数为与第二既定位数相同的Y，并且Y大于2。写入时脉WRB用以在周期P41?P4N中，分别以第二既定次数进行切换。举例而言，当处理器102所要求的数据小于第二既定位数Y时，读取数据串行DRl根据读取时脉RDB，在周期P31自储存装置104传送至处理器102。另外，当处理器102要求写入储存装置104的数据小于第二既定位数Y时，写入数据串行DWl根据写入时脉WRB，在周期P41自处理器102传送至储存装置104。在本发明的其它实施例中，当处理器102所要求的数据大于第二既定位数Y时，储存装置104亦可将数据切割为多个读取数据串行DRl?DRN，在多个周期P31?P3N传送至处理器102，在此不再赘述。当处理器102要求写入储存装置104的数据大于第二既定位数Y时，处理器102亦可将数据切割为多个个写入数据串行DWl?DWN，在多个周期P41?P4N传送至储存装置104，在此不再赘述。
[0050]在本发明的另一实施例中，储存装置104亦可根据读取命令以及处理器102所提供的读取时脉RDB，在至少一周期P41?P4N将至少一读取数据串行DRl?DRN传送至处理器102。另外，处理器102中的第一子程序108用以将至少一写入数据串行DWl?DWN根据写入时脉WRB，在至少一周期P31?P3N传送至储存装置104。举例而言，读取时脉RDB可用以在周期P41?P4N中，分别以第二既定次数进行切换。写入时脉WRB用以在周期P31?P3N中，分别以第二既定次数进行切换。当处理器102所要求的数据小于第二既定位数Y时，读取数据串行DRl根据读取时脉RDB，在周期P41自储存装置104传送至处理器102。当处理器102要求写入储存装置104的数据小于第二既定位数Y时，写入数据串行DWl根据写入时脉WRB，在周期P31自处理器102传送至储存装置104。在本发明的其它实施例中，当处理器102所要求的数据大于第二既定位数Y时，储存装置104亦可将数据切割为多个读取数据串行DRl?DRN，在多个周期P41?P4N传送至处理器102，在此不再赘述。当处理器102要求写入储存装置104的数据大于第二既定位数Y时，处理器102亦可将数据切割为多个个写入数据串行DWl?DWN，在多个周期P31?P3N传送至储存装置104，在此不再赘述。
[0051]图9为本发明所提供接口传输方法的流程图，其适用于数据传输系统100的一处理器102以及一储存装置104之间，其中数据传输系统100处于一命令模式。流程开始于步骤S900。值得注意的是，步骤S902与图6的步骤S602相同，请参考图6的说明，在此不再赘述。
[0052]在步骤S900中，处理器102中的第一子程序108用以将一命令分割为至少一命令串行Ml?MN。值得注意的是，每一命令串行Ml?MN包括具有一第一既定位数的子命令，其中第一既定位数为X。
[0053]在步骤S904中，储存装置104将所接收的至少一子命令进行合并，以获得命令。接着，储存装置104根据所合并的命令执行动作。举例而言，当储存装置104接收到两个命令串行Ml?M2时，储存装置104将相应于命令串行Ml?M2的子命令进行合并，得到命令。在其它实施例中，储存装置104亦可接收到三个命令串行Ml?M3或者四个命令串行Ml?M4，并将所接收的命令串行中的子命令进行合并，在此不再赘述。流程结束于步骤S904。
[0054]本发明所提供的接口传输方法及数据结构产品，提供多个具有既定长度的命令串行Ml?MN。因此，当使用者希望提供至储存装置104的命令的长度大于既定长度时，使用者仅需再呼叫(Call) —次处理器102中的第一子程序108，使得其余的命令可在下一个命令串行中传送至储存装置104。通过本发明所提供的接口传输方法及数据结构产品，使用者无需在命令的长度大于既定长度时，为了传送命令而重新改写程序代码。
[0055]本发明的方法，或特定型态或其部分，可以以程序代码的型态存在。程序代码可储存于实体介质，如软盘、光盘片、硬盘、或是任何其它机器可读取(如计算机可读取)储存介质，亦或不限于外在形式的计算机程序产品，其中，当程序代码被机器，如计算机加载且执行时，此机器变成用以参与本发明的装置。程序代码也可透过一些传送介质，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序代码被机器，如计算机接收、加载且执行时，此机器变成用以参与本发明的装置。当在一般用途处理器实作时，程序代码结合处理器提供一操作类似于应用特定逻辑电路的独特装置。
[0056]以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
【权利要求】
1.一种接口传输方法，其特征在于，适用于一处理器以及一储存装置之间，该方法包括: 在一第一周期，致使一第一命令串行自上述处理器传送至上述储存装置，其中上述第一命令串行包括具有一第一既定位数的一第一子命令； 在一第二周期，致使一第二命令串行自上述处理器传送至上述储存装置，其中上述第二命令串行包括具有上述第一既定位数的一第二子命令，其中上述第一子命令以及上述第二子命令用以构成一命令； 当上述命令为一写入命令时，在一第三周期，致使一写入数据串行自上述处理器传送至上述储存装置，其中上述写入数据串行包括具有一第二既定位数的一写入数据，并且上述第三周期位于上述第一周期以及上述第二周期之后；以及 当上述命令为一读取命令时，在上述第三周期，致使一读取数据串行自上述储存装置传送至上述处理器，其中上述读取数据串行包括具有上述第二既定位数的一读取数据。
2.根据权利要求1所述的接口传输方法，其特征在于，还包括当上述命令为一读写命令时，在上述第三周期，致使上述写入数据串行自上述处理器传送至上述储存装置，并且在一第四周期时，致使上述读取数据串行自上述储存装置传送至上述处理器，其中上述第四周期位于上述第三周期之后。
3.根据权利要求1所述的接口传输方法，其特征在于，还包括当上述命令为一读写命令时，在上述第三周期，致使上述读取数据串行自上述储存装置传送至上述处理器，并且在一第四周期时，致使上 述写入数据串行自上述处理器传送至上述储存装置，其中上述第四周期位于上述第三周期之后。
4.根据权利要求1所述的接口传输方法，其特征在于，还包括将上述第一子命令以及上述第二子命令进行合并，以获得上述命令。
5.根据权利要求1所述的接口传输方法，其特征在于，还包括在一第四周期，致使一第一弹性数据串行自上述储存装置传送至上述处理器，其中上述第一弹性数据串行包括具有上述第二既定位数的一第一弹性数据，其中上述第四周期位于上述第一周期以及上述第二周期之间。
6.根据权利要求5所述的接口传输方法，其特征在于，还包括: 在一第五周期，致使一第三命令串行自上述处理器传送至上述储存装置，其中上述第三命令串行包括具有上述第一既定位数的一第三子命令，并且上述第五周期位于上述第二周期以及上述第三周期之间； 在一第六周期，致使一第二弹性数据串行自上述储存装置传送至上述处理器，其中上述第二弹性数据串行包括具有上述第二既定位数的一第二弹性数据，并且上述第六周期位于上述第五周期以及上述第二周期之间；以及 将上述第一子命令、上述第二子命令以及上述第三命令进行合并，以获得上述命令。
7.根据权利要求6所述的接口传输方法，其特征在于，上述第一弹性数据以及上述第二弹性数据是无效的数据。
8.一种数据结构产品，其特征在于，经由一处理器传送至一储存装置，用以对上述储存装置进行读取或者写入，包括: 一第一命令串行，用以在一第一周期，自上述处理器传送至上述储存装置，其中上述第一命令串行包括具有一第一既定位数的一第一子命令； 一第二命令串行，用以在一第二周期，自上述处理器传送至上述储存装置，其中上述第二命令串行包括具有上述第一既定位数的一第二子命令，并且上述第一子命令以及上述第二子命令构成一命令； 一写入数据串行，用以当上述命令为一写入命令时，在一第三周期自上述处理器传送至上述储存装置，其中上述写入数据串行包括具有一第二既定位数的一写入数据，并且上述第三周期位于上述第一周期以及上述第二周期之后；以及 一读取数据串行，用以当上述命令为一读取命令时，在上述第三周期自上述储存装置传送至上述处理器，其中上述读取数据串行包括具有上述第二既定位数的一读取数据。
9.根据权利要求8所述的数据结构产品，其特征在于，上述写入数据串行还用以当上述命令为一读写命令时，在上述第三周期自上述处理器传送至上述储存装置，并且上述读取数据串行还用以当上述命令为上述读写命令时，在一第四周期自上述储存装置传送至上述处理器，其中 上述第四周期位于上述第三周期之后。
10.根据权利要求8所述的数据结构产品，其特征在于，上述读取数据串行还用以当上述命令为一读写命令时，在上述第三周期自上述储存装置传送至上述处理器，并且上述写入数据串行还用以当上述命令为上述读写命令时，在一第四周期自上述处理器传送至上述储存装置，其中上述第四周期位于上述第三周期之后。
11.根据权利要求8所述的数据结构产品，其特征在于，还包括一第一弹性数据串行，上述第一弹性数据串行用以在一第四周期自上述储存装置传送至上述处理器，其中上述第一弹性数据串行包括具有上述第二既定位数的一第一弹性数据，其中上述第四周期位于上述第一周期以及上述第二周期之间。
12.根据权利要求11所述的数据结构产品，其特征在于，还包括: 一第三命令串行，用以在一第五周期自上述处理器传送至上述储存装置，其中上述第三命令串行包括具有上述第一既定位数的一第三子命令，并且上述第五周期位于上述第二周期以及上述第三周期之间； 一第二弹性数据串行，用以在一第六周期自上述储存装置传送至上述处理器，其中上述第二弹性数据串行包括具有上述第二既定位数的一第二弹性数据，上述第六周期位于上述第五周期以及上述第二周期之间，并且上述第一子命令、上述第二子命令以及上述第三命令构成上述命令。
13.根据权利要求12所述的数据结构产品，其特征在于，上述第一弹性数据以及上述第二弹性数据是无效的数据。
【文档编号】G06F13/38GK103838689SQ201210485058
【公开日】2014年6月4日 申请日期:2012年11月23日 优先权日:2012年11月23日
【发明者】陈俊雄, 谢进益, 涂介勇 申请人:普诚科技股份有限公司