Rfid标签的上电复位电路的制作方法
【专利摘要】本发明公开了一种RFID标签的上电复位电路，包括：2个电阻、3个电容、2个NMOS管和3个PMOS管，第一电阻连接输入电压，第二电容用于通过输入电压进行充电，当第二电容的电压大于第四PMOS管的阈值电压时，在第四PMOS的漏极输出一个高电平；当第二电容的电压大于第一PMOS管和第三NMOS管的阈值电压和时，第一PMOS管和第三NMOS管导通使第四PMOS的漏极输出一个低电平，从而能做输入电压上升过程中形成一个脉冲信号用于上电复位。本发明能有效提供数字基带需要的复位信号，且复位信号稳定，功耗低。
【专利说明】RFID标签的上电复位电路
【技术领域】
[0001]本发明涉及一种半导体集成电路，特别是涉及一种RFID标签的上电复位电路。
【背景技术】
[0002]现有的RFID标签包含天线、射频模拟前端、数字基带及存储单元。设计好的RFID标签是对制造工艺和电路设计的挑战，因为RFID标签需要极低的功耗、稳定的直流电源、较大的动态范围等。所有的这些关键指标都与射频模拟前端电路的设计密切相关，因此需要仔细设计高性能的射频模拟前端电路，既可满足近距离的耐高压的芯片可靠性要求，又可以实现远距离灵敏稳定的功能。
[0003]RFID系统由三个部分组成:
[0004]标签(Tag，即射频卡):由耦合元件及芯片组成，标签含有内置天线，用于和读卡器的射频天线间进行通信。
[0005]读卡器:读取(在读写卡中还可以写入)标签信息的设备。
[0006]天线:在标签和读取器间传递射频信号，主要指读卡器天线。
[0007]整个RFID标签的性能高低都与之密切相关，设计电路结构也有多种，常规的射频模拟前端电路主要包括以下这些基本的电路部分:
[0008]整流器(Rectifier):将天线上稱合下来的功率转换成直流电源供模拟前端和整个芯片使用。
[0009]稳压电路(Power(voltage)Regulator):主要是提供稳定的具有特定值的直流电压，同时保护电路免受大的输入功率的冲击。
[0010]解调器(Demodulator):将数据信息从载波中解调出来。
[0011]时钟获取和产生电路:通常HF系统(例如13.56MHz)可以直接从载波中获取时钟，直接或经过分频后作为数字部分时钟，或者利用本地振荡器产生所需要的时钟信号作为数字部分时钟。
[0012]负载调制电路(Load Modulator):通过数字部分产生控制信号改变标签的阻抗，从而使读卡器感应的信号幅值发生变化，完成信号的上传。
[0013]Poweron Reset:产生芯片的上电复位的控制信号。、
[0014]其它电路:包括ESD等。
【发明内容】
[0015]本发明所要解决的技术问题是提供一种RFID标签的上电复位电路，能有效提供数字基带需要的复位信号，且复位信号稳定，功耗低。
[0016]为解决上述技术问题，本发明提供的RFID标签的上电复位电路包括:
[0017]第一电阻和第一 PMOS管,所述第一电阻的第一端连接输入电压,所述输入电压为RFID标签的天线输入电压通过整流和稳压处理后的电压；所述第一电阻的第二端连接所述第一 PMOS管的源极。[0018]第二 NMOS管、第三NMOS管，所述第二 NMOS管的漏极和栅极、所述第一 PMOS管的漏极、所述第三NMOS管的栅极连接在一起，所述第二 NMOS管和所述第三NMOS管的源极都接地。
[0019]第四PMOS管，所述第四PMOS管的源极接所述第一电阻的第二端，所述第四PMOS管的漏极接所述第三NMOS管的漏极。
[0020]第二电阻，所述第二电阻连接于所述第四PMOS管的栅极和地之间。
[0021]第一电容，所述第一电容连接于所述第四PMOS管的栅极和漏极之间。
[0022]第二电容，所述第二电容连接于所述第四PMOS管的源极和漏极之间。
[0023]第三电容，所述第三电容连接于所述第三NMOS管的源极和栅极之间。
[0024]第五PMOS管，所述第五PMOS管的源极和栅极都接所述第一电阻的第二端，所述第五PMOS管的漏极连接所述第四PMOS管的漏极。
[0025]在上电过程中，所述第四PMOS管的漏极产生一脉冲信号用于上电复位。
[0026]进一步的改进是，上电复位电路还包括:第六PMOS管和第七NMOS管，所述第六PMOS管和所述第七NMOS管的栅极都接使能信号，所述第六PMOS管和所述第七NMOS管的漏极都和所述第一电阻的第一端连接，所述第六PMOS管的源极连接所述输入电压，所述第七NMOS管的源极接地。
[0027]进一步的改进是，所述第四PMOS管的漏极还和一数字电路电路连接，该数字电路用于提高所述脉冲信号的稳定性；所述数字电路包括:
[0028]第一非门、第二非门和第三非门，所述第一非门的输入端接所述第四PMOS管的漏极，所述第一非门的输出端接所述第二非门的输入端，所述第二非门的输出端接所述第三非门的输入端。
[0029]与非门，所述与非门的第一输入端连接所述第三非门的输出端，所述与非门的第二输入端连接所述第一非门的输出端。
[0030]第四非门和第五非门，所述与非门的输出端连接所述第四非门的输入端，所述第四非门的输出端接所述第五非门的输入端，所述第五非门的输出端输出所述脉冲信号稳定后形成的上电复位信号。
[0031]进一步的改进是，对所述天线输入电压进行稳压处理的稳压电路中包括有箝位电路。
[0032]本发明通过控制两路CMOS管子的栅极电压，能够控制这两路CMOS管子的开通或者关断并能在上电过程中形成脉冲信号，从而能有效提供数字基带需要的复位信号，该脉冲信号通过多个非门和一个与非门组成的数字电路能使得输出的脉冲信号更加稳定，本发明电路在脉冲后整个电路都会自动关闭，能实现低功耗。
【专利附图】
【附图说明】
[0033]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0034]图1是本发明实施例RFID标签的上电复位电路图；
[0035]图2是本发明实施例中采用的稳压电路图；
[0036]图3是本发明实施例中上电复位电路工作的逻辑关系图。【具体实施方式】
[0037]如图1所示,是本发明实施例RFID标签的上电复位电路图；本发明实施例RFID标签的上电复位电路I包括:
[0038]第一电阻RlOl和第一 PMOS管MlOl，所述第一电阻RlOl的第一端连接输入电压avdd,所述输入电压avdd为RFID标签的天线输入电压通过整流和稳压处理后的电压；所述第一电阻RlOl的第二端连接所述第一 PMOS管MlOl的源极。
[0039]第二 NMOS管M102、第三NMOS管M103，所述第二 NMOS管M102的漏极和栅极、所述第一 PMOS管MlOl的漏极、所述第三NMOS管M103的栅极连接在一起，所述第二 NMOS管M102和所述第三NMOS管M103的源极都接地。
[0040]第四PMOS管M104，所述第四PMOS管M104的源极接所述第一电阻RlOl的第二端，所述第四PMOS管M104的漏极接所述第三NMOS管M103的漏极。
[0041]第二电阻R102，所述第二电阻R102连接于所述第四PMOS管M104的栅极和地之间。
[0042]第一电容ClOl，所述第一电容ClOl连接于所述第四PMOS管M104的栅极和漏极之间。
[0043]第二电容C102，所述第二电容C102连接于所述第四PMOS管M104的源极和漏极之间。
[0044]第三电容C103，所述第三电容C103连接于所述第三匪OS管M103的源极和栅极之间。
[0045]第五PMOS管M105，所述第五PMOS管M105的源极和栅极都接所述第一电阻RlOl的第二端，所述第五PMOS管M105的漏极连接所述第四PMOS管M104的漏极。
[0046]第六PMOS管M122和第七NMOS管M123，所述第六PMOS管M122和所述第七NMOS管M123的栅极都接使能信号enb，所述第六PMOS管M122和所述第七匪OS管M123的漏极都和所述第一电阻RlOl的第一端连接，所述第六PMOS管M122的源极连接所述输入电压avdd，所述第七NMOS管M123的源极接地。在整个上电复位过程中，所述使能信号enb为低电平，所述第六PMOS管M122导通，所述输入电压avdd输入到所述第一电阻RlOl的第一端中。
[0047]在上电过程中，所述第四PMOS管M104的漏极即节点A产生一脉冲信号用于上电复位。所述第四PMOS管M104的漏极还和一数字电路电路连接，该数字电路用于提高所述脉冲信号的稳定性；所述数字电路包括:
[0048]第一非门、第二非门和第三非门，所述第一非门的输入端接所述第四PMOS管M104的漏极，所述第一非门的输出端接所述第二非门的输入端，所述第二非门的输出端接所述第三非门的输入端。
[0049]所述第一非门为一由PMOS管M106和NMOS管M107组成的反相器，PMOS管M106的源极连接所述第一电阻RlOl的第二端，所述NMOS管M107的源极接地，所述PMOS管M106和所述NMOS管M107的栅极连接在一起并作为所述第一非门的输入端，所述PMOS管M106和所述NMOS管M107的漏极连接在一起并作为所述第一非门的输出端。
[0050]所述第二非门由PMOS 管 M108 和 PMOS 管 M109，NMOS 管 MllO 和 NMOS 管 Mlll 组成，PMOS管M108和NMOS管Ml 11的栅极连接在一起并作为所述第二非门的输入端，PMOS管M108的源极接所述第一电阻RlOl的第一端，PMOS管M108的漏极接PMOS管M109的源极，PMOS管M109的栅极接地，PMOS管M109的漏极和NMOS管MllO的漏极连接并作为所述第二非门的输出端，NMOS管Ml 10的栅极连接所述第一电阻RlOl的第一端，NMOS管Ml 10的源极接NMOS管Ml 11的漏极，NMOS管Mlll的源极接地。
[0051 ] 所述第三非门为一由PMOS管Ml 12和NMOS管Ml 13组成的反相器，PMOS管Ml 12的源极连接所述第一电阻RlOl的第一端，所述NMOS管Ml 13的源极接地，所述PMOS管Ml 12和所述NMOS管M113的栅极连接在一起并作为所述第三非门的输入端，所述第三非门的输入端和地之间连接有电容C104，所述PMOS管Ml 12和所述NMOS管Ml 13的漏极连接在一起并作为所述第三非门的输出端。
[0052]与非门，所述与非门的第一输入端连接所述第三非门的输出端，所述与非门的第二输入端连接所述第一非门的输出端。所述与非门由PMOS管Ml 14、PMOS管Ml 15、NMOS管M116和NMOS管M117组成，PMOS管M114和PMOS管M115的源极连接第一电阻RlOl的第一端，PMOS管Ml 14、PMOS管Ml 15和NMOS管Ml 16的漏极连接在一起并作为所述与非门的输出端；PM0S管M114和NMOS管Ml 16的栅极连接在一起并作为所述与非门的第一输入端，匪OS管Ml 16的源极连接NMOS管Ml 17的漏极，NMOS管Ml 17的源极接地，PMOS管Ml 15和匪OS管117的栅极连接在一起并作为所述与非门的第二输入端。
[0053]第四非门和第五非门，所述与非门的输出端连接所述第四非门的输入端，所述第四非门的输出端接所述第五非门的输入端，所述第五非门的输出端输出所述脉冲信号稳定后形成的上电复位信号P0R。
[0054]所述第四非门为一由PMOS管Ml 18和NMOS管Ml 19组成的反相器，PMOS管Ml 18的源极连接所述第一电阻RlOl的第一端，所述NMOS管Ml 19的源极接地，所述PMOS管Ml 18和所述NMOS管Ml 19的栅极连接在一起并作为所述第四非门的输入端，所述PMOS管Ml 18和所述NMOS管M119的漏极连接在一起并作为所述第四非门的输出端。
[0055]所述第五非门为一由PMOS管M120和NMOS管M121组成的反相器，PMOS管M120的源极连接所述第一电阻RlOl的第一端，所述NMOS管M121的源极接地，所述PMOS管M120和所述NMOS管M121的栅极连接在一起并作为所述第五非门的输入端，所述PMOS管M120和所述NMOS管M121的漏极连接在一起并作为所述第五非门的输出端并输出上电复位信号POR。
[0056]对所述天线输入电压进行稳压处理的稳压电路2中包括有箝位电路。如图2所示，是本发明实施例中采用的稳压电路图。所述稳压电路2包括:
[0057]电荷泵，包括NMOS管19、NM0S管20、PM0S管21和PMOS管22，电容Cl、电容C2和电容C4，射频信号从天线ANTAl和ANTA2接入，NMOS管19、NMOS管20、PMOS管21和PMOS管22的组成栅极交差耦合的桥式整流电路，NMOS管19的源极输出电荷泵升压前的钳位电压VDDHl，PMOS管22的漏极端输出经过电容C4升压后即电荷泵升压后的钳位电压VDDH2即 avddο
[0058]电荷泵之前的钳位电路一，包括MOS晶体管M1-M18，以及电容C3，用于提供钳位电压VDDH1。其中MOS晶体管M17的栅极连接电压VC0MP，M0S晶体管M18的栅极连接使能电
压EN。
[0059]电荷泵之前的钳位电路二，包括MOS晶体管M23-M26，用于提供钳位电压VDDH2。[0060]电压调整器，包括MOS晶体管M27-M36，电阻R1、电容C4，用于提供输入电压avdd。
[0061]如图3所示，是本发明实施例中上电复位电路工作的逻辑关系图。所述上电复位电路I的输入电压avdd由所述稳压电路2提供，所述上电复位电路I在输入电压avdd的上升过程中提供一上电复位信号P0R，该上电复位信号POR为一脉冲信号。在上电复位信号POR的作用下，所述数字基带3复位。
[0062]所述上电复位电路I的产生上电复位信号POR的工作原理为，当RFID标签置入由读卡器提供的交变磁场中，所述稳压电路2的天线ANTAl和ANTA2上能够感应出电压。所述稳压电路2对天线输入电压通过整流和稳压处理后输出所述输入电压avdd，使能信号enb为低电平时，所述输入电压avdd通过第一电阻RlOl给第二电容C102充电，当充电电压Vc2 > Vth4时，第四PMOS管M104打开，A点即第四PMOS管M104的漏极电压VA迅速升高到B点第四PMOS管M104的漏极电压VB，并且随所述输入电压avdd正比变大，经过后面的数字逻辑电路后，所述第五非门的输出端输出的上电复位信号POR为阈值电压Vl ;第二电容C102继续充电，当Vc2 > Vthl+Vth3，第三PMOS管M103打开，电压VA迅速将为0，经过逻辑电路后，上电复位信号POR输出低电平O，完成了整个上电复位过程。
[0063]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【权利要求】
1.一种RFID标签的上电复位电路，其特征在于，包括: 第一电阻和第一 PMOS管,所述第一电阻的第一端连接输入电压,所述输入电压为RFID标签的天线输入电压通过整流和稳压处理后的电压；所述第一电阻的第二端连接所述第一PMOS管的源极； 第二 NMOS管、第三NMOS管，所述第二 NMOS管的漏极和栅极、所述第一 PMOS管的漏极、所述第三NMOS管的栅极连接在一起，所述第二 NMOS管和所述第三NMOS管的源极都接地；第四PMOS管，所述第四PMOS管的源极接所述第一电阻的第二端，所述第四PMOS管的漏极接所述第三NMOS管的漏极； 第二电阻，所述第二电阻连接于所述第四PMOS管的栅极和地之间； 第一电容，所述第一电容连接于所述第四PMOS管的栅极和漏极之间； 第二电容，所述第二电容连接于所述第四PMOS管的源极和漏极之间； 第三电容，所述第三电容连接于所述第三NMOS管的源极和栅极之间； 第五PMOS管，所述第五PMOS管的源极和栅极都接所述第一电阻的第二端，所述第五PMOS管的漏极连接所述第四PMOS管的漏极； 在上电过程中，所述第四PMOS管的漏极产生一脉冲信号用于上电复位。
2.如权利要求1所述RFID标签的上电复位电路，其特征在于，上电复位电路还包括:第六PMOS管和第七NMOS管，所述第六PMOS管和所述第七NMOS管的栅极都接使能信号，所述第六PMOS管和所述第七NMOS管的漏极都和所述第一电阻的第一端连接，所述第六PMOS管的源极连接所述输入电压，所述第七NMOS管的源极接地。
3.如权利要求1所述RFID标签的上电复位电路，其特征在于:所述第四PMOS管的漏极还和一数字电路电路连接，该数字电路用于提高所述脉冲信号的稳定性；所述数字电路包括: 第一非门、第二非门和第三非门，所述第一非门的输入端接所述第四PMOS管的漏极，所述第一非门的输出端接所述第二非门的输入端，所述第二非门的输出端接所述第三非门的输入端； 与非门，所述与非门的第一输入端连接所述第三非门的输出端，所述与非门的第二输入端连接所述第一非门的输出端； 第四非门和第五非门，所述与非门的输出端连接所述第四非门的输入端，所述第四非门的输出端接所述第五非门的输入端，所述第五非门的输出端输出所述脉冲信号稳定后形成的上电复位信号。
4.如权利要求1所述RFID标签的上电复位电路，其特征在于:对所述天线输入电压进行稳压处理的稳压电路中包括有箝位电路。
【文档编号】G06K19/077GK103870869SQ201210535901
【公开日】2014年6月18日 申请日期:2012年12月12日 优先权日:2012年12月12日
【发明者】朱红卫 申请人:上海华虹宏力半导体制造有限公司