动态电压频率调节方法和装置制造方法
【专利摘要】公开一种动态电压频率调节方法和装置。一种片上系统（SoC）包括：动态电压频率调节（DVFS）控制单元；以及中央处理单元（CPU），用于操作DVFS控制单元。通过使用DVFS控制单元，可根据各种场景或操作模式中的任一种，选择性地使用DVFS表格，从而执行DVFS控制。
【专利说明】动态电压频率调节方法和装置
[0001]相关申请的交叉引用
[0002]本申请要求于2012年8月29日在韩国知识产权局提交的第10-2012-0095142号韩国专利申请的权益，该申请的内容通过引用全部包含于此。
【技术领域】
[0003]根据本发明构思的原理的方法和装置涉及动态电压频率调节(DVFS)方法和装置，更具体地，涉及用于基于分析操作场景的结果来有效管理功耗和性能的DVFS控制方法和使用该方法的装置，诸如片上系统(SoC)。
【背景技术】
[0004]操作场景意味着系统操作的方式或者只意味着操作模式。例如，一种操作场景可与任意功能(诸如玩电子游戏)相关联。另一种操作场景可与播放视频文件的功能相关联。并且，另一种操作场景可与运行任意功能(诸如玩电子游戏并同时播放视频文件)的功能相关联。例如，操作场景可提供所需功率水平以及功率水平要求是否可波动(以及如果波动的话功率水平要求可波动多少)的指示。
[0005]通常，这里使用的术语“微处理器”表示集成在单个集成电路或芯片中并且在微代码的控制下以预设次序来系统地执行操作的处理装置。
[0006]通常，这里使用的术语“片上系统(SoC)”表示使用有限数量的集成电路将各种功能块(例如，中央处理单元(CPU)、存储器、接口单元、数字信号处理单元、模拟信号处理单元等)集成在单个或数个半导体集成电路(IC)中以实现电子系统(诸如计算机系统)的处理装置。例如，SoC可包括各种功能，诸如处理器功能、多媒体功能、图形功能、接口功能和安全功能。
[0007]电子装置中的功耗可具有各种负面效应。例如，工作温度可能上升，从而降低可靠性；诸如与有限电源(诸如，电池)相关联的工作寿命可能缩短，并且可能要求用额外的设备和/或结构来散热。例如，在高度集成的电子系统(诸如SoC)中，尤其在采用SoC作为便携式电池供电系统的元件的应用中，与功耗相关的担心可能尤其多。为了应对这种不良后果，电子系统可采用动态电压频率调节处理，凭借该处理来管理功耗，以提供期望的性能水平同时限制功耗。
【发明内容】
[0008]在根据本发明构思的原理的示例性实施例中，一种片上系统(SoC)包括用于操作动态电压频率调节(DVFS)控制单元的中央处理单元(CPU)，DVFS控制单元包括:SoC负载计算单元，用于基于SoC的至少一个元件来计算SoC负载；DVFS表格选择单元，用于基于分析SoC负载的模式的结果或者根据外部输入来确定CPU操作的场景，并且确定适于所述场景的DVFS表格；以及DVFS计算单元，用于基于在多个DVFS表格之中确定的DVFS表格，确定与SoC负载和当前工作频率对应的DVFS操作。[0009]在根据本发明构思的原理的示例性实施例中，DVFS控制单元还包括DVFS表格存储单元，用于存储所述多个DVFS表格并且将所述多个DVFS表格提供给DVFS表格选择单
J Li ο
[0010]在根据本发明构思的原理的示例性实施例中，所述多个DVFS表格包括与CPU的工作频率对应的上阈值，其中，在所述多个DVFS表格中的一些DVFS表格中，工作频率与上阈值之比根据工作频率而变化。
[0011 ] 在根据本发明构思的原理的示例性实施例中，所述多个DVFS表格包括与CPU的工作频率对应的下阈值，其中，在所述多个DVFS表格中的一些DVFS表格中，工作频率与下阈值之比根据工作频率而变化。
[0012]在根据本发明构思的原理的示例性实施例中，所述外部输入包括应用执行信息和CPU控制信号。
[0013]在根据本发明构思的原理的示例性实施例中，DVFS表格选择单元通过选择所述多个DVFS表格中的至少一个来确定适于所述场景的DVFS表格。
[0014]在根据本发明构思的原理的示例性实施例中，所述DVFS操作包括第一策略和第二策略，其中，第一策略增大CPU的工作频率和SoC的工作电压，并且第二策略减小CPU的工作频率和SoC的工作电压。
[0015]在根据本发明构思的原理的示例性实施例中，所述片上系统还包括包括:性能监控单元，用于测量SoC的至少一个元件的存储器使用情况并且将有关存储器使用情况的信息发送至DVFS控制单元；以及时钟管理单元，用于在DVFS控制单元的控制下，改变CPU的工作频率以执行所述DVFS操作。
[0016]在根据本发明构思的原理的示例性实施例中，一种电子系统包括:SoC ;以及电源管理集成电路，用于产生SoC的工作电压并且将工作电压施加到SoC，以执行动态电压频率调节(DVFS)操作。
[0017]在根据本发明构思的原理的示例性实施例中，一种动态电压频率调节(DVFS)控制方法包括:计算片上系统(SoC)的至少一个元件上的SoC负载；基于分析SoC负载的模式或者根据外部输入，确定中央处理单元(CPU)的场景；根据所述场景确定是否使用另一个DVFS表格替换当前DVFS表格；以及基于当前DVFS表格或替换后的DVFS表格，确定与SoC负载和CPU的工作频率对应的DVFS操作。
[0018]在根据本发明构思的原理的示例性实施例中，如果确定使用另一个DVFS表格替换当前DVFS表格，则所述方法还包括通过选择多个DVFS表格中的至少一个来确定适于所述场景的DVFS表格。
[0019]在根据本发明构思的原理的方法的示例性实施例中，所述多个DVFS表格包括与CPU的工作频率对应的上阈值，并且在所述多个DVFS表格中的一些DVFS表格中，工作频率与上阈值之比根据工作频率而变化。
[0020]在根据本发明构思的原理的示例性实施例中，所述多个DVFS表格包括与CPU的工作频率对应的下阈值，并且在所述多个DVFS表格中的一些DVFS表格中，工作频率与下阈值之比根据工作频率而变化。
[0021]在根据本发明构思的原理的示例性实施例中，所述外部输入包括应用执行信息和CPU控制信号。[0022]在根据本发明构思的原理的示例性实施例中，所述DVFS操作包括第一策略和第二策略，其中，第一策略指导增大CPU的工作频率和SoC的工作电压，并且第二策略减小CPU的工作频率和SoC的工作电压。
[0023]在根据本发明构思的原理的示例性实施例中，一种片上系统(SoC)包括:多核处理器；系统元件；以及动态电压频率调节(DVFS)控制器，DVFS控制器用于根据SoC的操作模式和当前工作频率为SoC分配或多或少的功率，其中，DVFS控制器被配置为通过分析系统活动来确定操作模式，并且根据一个或多个DVFS表格分配或多或少的功率。
[0024]在根据本发明构思的原理的示例性实施例中，DFVS控制器被配置为通过调节工作频率来分配或多或少的功率。
[0025]在根据本发明构思的原理的示例性实施例中，DVFS控制器被配置为通过调节工作电压来分配或多或少的功率。
[0026]在根据本发明构思的原理的示例性实施例中，DVFS控制器被配置为通过调节多核处理器的多个核的工作电压和频率来分配或多或少的功率。
[0027]在根据本发明构思的原理的示例性实施例中，一种电子系统包括SoC，SoC包括:多核处理器；系统元件；以及动态电压频率调节(DVFS)控制器，DVFS控制器用于根据SoC的操作模式和当前工作频率为SoC分配或多或少的功率，其中，DVFS控制器被配置为通过分析系统活动来确定操作模式，并且根据一个或多个DVFS表格分配或多或少的功率。
【专利附图】
【附图说明】
[0028]通过下面结合附图的【具体实施方式】，将更清楚地理解本发明构思的示例性实施例，其中:
[0029]图1是根据本发明构思的原理的电子系统的框图；
[0030]图2是示出根据本发明构思的原理的动态电压频率调节(DVFS)控制单元和其它器件之间的关系的框图；
[0031]图3A和图3B示出DVFS表格的部分，其中，对于每个工作频率，每个工作频率和片上系统(SoC)负载之比(OFSL比率)相同；
[0032]图4A和图4B示出DVFS表格的部分，其中，对于每个工作频率，每个工作频率和SoC负载之比(OFSL比率)不同；
[0033]图5是示出根据本发明构思的原理的由DVFS控制单元执行的DVFS操作的流程图；
[0034]图6是具体示出图5的流程图中包括的控制DVFS操作的操作的流程图；
[0035]图7是示出根据本发明构思的另一个实施例的DVFS控制单元和其它器件之间的关系的框图；
[0036]图8A和图8B是作为图3A的DVFS表格的修改示例的DVFS表格的部分，在所述修改示例中，每个工作频率和SoC负载之比(0FSL比率)被修改；
[0037]图9A和图9B是作为图3B的DVFS表格的修改示例的DVFS表格的部分，在所述修改示例中，每个工作频率和SoC负载之比(0FSL比率)被修改；
[0038]图10是示出根据本发明构思的另一个实施例的由DVFS控制单元执行的DVFS操作的流程图；[0039]图11是具体示出图10的流程图中包括的控制DVFS操作的操作的流程图；
[0040]图12是根据本发明构思的其它实施例的包括SoC的电子系统的框图；
[0041]图13是根据本发明构思的其它实施例的包括SoC的电子系统的框图；以及
[0042]图14是根据本发明构思的其它实施例的包括SoC的电子系统的框图。
【具体实施方式】
[0043]现在，将参照附图更充分地描述根据本发明构思的原理的示例性实施例，在附图中示出示例性实施例。然而，根据本发明构思的原理的示例性实施例可用许多不同形式来实施并且不应该被解释为限于这里提出的实施例；相反地，提供这些实施例使得本公开将是彻底和完全的，并且将把示例性实施例的构思充分传达给本领域的普通技术人员。在附图中，为了清晰起见，可夸大层和区域的厚度。附图中类似的参考标号表示类似的元件，因此可不重复对其的描述。
[0044]应该理解的是，当元件被称作“连接”或“结合”至另一元件时，该元件可直接连接或结合至另一元件，或者可能存在中间元件。相反，当元件被称作“直接连接”或“直接结合”至另一元件时，不存在中间元件。类似的标号始终表示类似的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。用于描述元件或层之间的关系的其它词语应该按类似方式来理解(例如“在...之间”与“直接在...之间”、“相邻”与“直接相邻”、“在...上”与“直接在...上”)。除非另外指明，否则词语“或者”是以包括含义来使用。
[0045]应该理解的是，尽管这里可使用术语“第一”、“第二”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分应该不受这些术语的限制。这些术语只是用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分区分开来。因此，在不脱离示例性实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被命名为第二元件、组件、区域、层或部分。
[0046]为了便于描述，这里可使用空间相对术语，如“之下”、“下方”、“下面”、“上方”、“上面”等，来描述如图中所示的一个元件或特征与另一元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作时的不同方位。例如，如果在附图中装置被翻转，则被描述为在其它元件或特征“底部”、“下方”、“下面”或“之下”的元件随后将被定位为在其它元件或特征“顶部”或“上方”。因此，示例性术语“底部”或“下方”可包含上方和下方、顶部和底部这两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，相应地解释这里使用的空间相对描述符。
[0047]这里使用的术语只是出于描述特定实施例的目的，而不意图限制示例性实施例。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应该理解的是，如果在这里使用术语“包含”和/或“包括”，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合。
[0048]这里，参照作为示例性实施例的理想化实施例(和中间结构)的示意性示图的剖面示图，描述根据本发明构思的原理的示例性实施例。如此，将预料到，由于(例如)制造技术和/或公差导致的示图的形状变化。因此，根据本发明构思的原理的示例性实施例应该不被解释为限于这里示出的区域的特定形状，而是将包括由于(例如)制造导致的形状偏差。例如，被示出为矩形的注入区域可在其边缘具有倒圆或弯曲的特征和/或注入浓度的梯度，而不是从注入区域到非注入区域的二元变化。同样地，通过注入而形成的掩埋区域可导致掩埋区域和穿过其发生注入的表面之间的区域中有一些注入。因此，附图中示出的区域本质是示意性的并且它们的形状不意图示出器件的区域的实际形状，而是意图限制示例性实施例的范围。
[0049]除非另外定义，否则这里使用的所有术语(包括技术术语和科技术语)具有与根据本发明构思的原理的示例性实施例所属领域的普通技术人员所通常理解的意思相同的意思。应当进一步理解，除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域的上下文中它们的意思相同的意思，而将不以理想的或者过于正式的含义解释它们的意思。
[0050]图1是根据本发明构思的原理的电子系统10的示例性实施例的框图。
[0051]参照图1，根据本发明构思的原理的电子系统10可被实施为手持装置，诸如(例如)移动电话、智能电话、平板电脑、个人数字助理(PDA)、企业数字助理(EDA)、数码静止相机、数码视频相机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、手持游戏控制台或电子书阅读器。
[0052]在这个示例性实施例中，电子系统10包括片上系统(SoC) 100、存储装置190和显示装置195。SoClOO可包括中央处理单元(CPU) 110、只读存储器(ROM) 120、随机存取存储器(RAM) 130、定时器135、加速器140、时钟管理单元(CMU) 145、显示控制器150、存储控制器170和总线180。尽管未示出，但SoCIOO可包括其它器件，诸如(例如)电视(TV)处理器。电子系统10还可包括电源管理集成电路(PMIC) 160。
[0053]在图1的示例性实施例中，PMIC160被安装在SoClOO的外部，但是根据按照本发明构思的原理的另一个示例性实施例，PMIC160可被安装在SoClOO的内部。PMIC160可包括电压控制单元161和电压产生单元165。
[0054]CPUllO (这里也被称为处理器)可处理或执行存储装置190中存储的程序和/或数据。例如，以至少部分受从时钟信号产生器(未示出)接收的时钟信号控制的速率，CPUllO可处理或执行程序和/或数据。
[0055]在根据本发明构思的原理的示例性实施例中，例如，CPUllO可被实施为多核处理器。多核处理器意味着包括能够读取并执行程序指令的至少两个处理器(被称为核)的一个计算组件。在根据本发明构思的原理的示例性实施例中，多核处理器能够同时驱动多个加速器，结果，包括多核处理器的数据处理系统可执行多重加速。
[0056]在根据本发明构思的原理的示例性实施例中，电子系统10可包括性能监控单元(PMU)112，例如，PMU112可被安装在CPUllO的内部或前端。如有需要，可将R0M120、RAM130和存储装置190中存储的程序和/或数据加载到CPUllO的存储器。R0M120可存储永久性的程序和/或数据。例如，ROMl20可被实施为可擦除可编程只读存储器(EPROM)或电可擦除可编程只读存储器(EEPR0M)。
[0057]RAM130可暂时存储程序、数据或指令。例如，在CPUllO的控制下或者根据R0M120中存储的启动代码，可将存储器120或存储装置190中存储的程序和/或数据暂时存储在RAMl30中。例如，RAMl30可被实施为动态RAM (DRAM)或静态RAM (SRAM)0[0058]在根据本发明构思的原理的示例性实施例中，加速器140可以是协处理器、专用集成电路，并且可以包括用于以各种方式中的任一种增强电子系统10的性能的固件、机器代码和/或硬件元件，例如，所述各种方式包括处理多媒体或多媒体数据，诸如文本、音频、静止图像、动画、视频、二维(2D )数据或三维(3D )数据。
[0059]尽管为了说明的方便和清晰起见，图1只示出一个加速器140，但是在根据本发明构思的原理的示例性实施例中，SoClOO可包括不止一个加速器。例如，至少一个应用程序可运行一个加速器。
[0060]在根据本发明构思的原理的示例性实施例中，PMU141可被安装在加速器140的内部或前端。PMU141是被构造用于测量加速器140的性能的模块，并且在根据本发明构思的原理的示例性实施例中，PMU141可测量输入到加速器140或者从加速器140输出的数据的量，并且测量加速器140的存储器使用情况。
[0061]在根据本发明构思的原理的示例性实施例中，CMU145可以是包括锁相环(PLL)、延迟锁相环(DLL)和晶体改性剂的时钟产生装置，CMU145产生可被供应到CPUllO的工作时钟信号。工作时钟信号还可被供应到另一个装置，诸如(例如)存储控制器170。
[0062]在根据本发明构思的原理的示例性实施例中，如将在与图2相关的讨论中将更详细描述的那样，CMU145可在DVFS控制单元200的控制下改变工作时钟信号的频率。例如，DVFS控制单元200可选择基于使用软件、固件、硬件或它们的任意组合收集的SoC信息而预设的多种动态电源管理(DPM)策略中的一种。“DPM策略”意味着用于控制功耗的处理或处理的组合，所述处理或处理的组合可包括:增大工作电压和/或工作频率，减小工作电压和/或工作频率，所述处理或处理的组合在这里也被称为动态电压频率调节(DVFS)。DPM策略还可包括动态电源关断(DPS)，例如，当(例如)一个或多个系统组件可能过热时，可通过DPS关断电源，达到待机水平。在DVFS策略下，当必须提高性能时，根据本发明构思的原理的DVFS控制器可增大工作电压和/或频率，从而增大功耗，或者当减小功耗与系统性能相比更重要时，DVFS控制器可减小工作电压和/或频率，从而减小功耗。DVFS控制单元200可根据所选择的处理来控制CMU145。因此，在DVFS控制单元200的控制下，CMU145可根据所选择的策略(例如，第一策略或第二策略)来改变工作时钟信号的频率。
[0063]在根据本发明构思的原理的示例性实施例中，第一策略可通过增大SoClOO的工作频率和工作电压来增强SoCIOO的处理性能(尤其是CPUllO的处理性能)。相反地，第二策略可通过减小SoCIOO的工作频率和工作电压来增强SoCIOO的功耗减小。
[0064]根据各种因素，诸如正在执行的操作的类型、正在执行的程序或者CPUllO可与其一齐操作的辅助装置的类型，处理性能可能比电源保护更重要，或者对于其它操作，电源保护可能比处理性能更重要。因此，DVFS控制单元200可通过(例如)以预定周期合适地选择第一策略和第二策略来提高系统性能，同时减小功耗。
[0065]根据本发明构思的原理，电压控制单元161可基于DVFS控制单元200所选择的策略(例如，第一策略或第二策略)来控制电压产生单元165。在电压控制单元161的控制下，电压产生单元165可基于所选择的第一策略或第二策略使用工作电压的值来生成SoCIOO的工作电压并且将工作电压施加到SoCIOO。
[0066]存储控制器170是用于与存储装置190接口连接的块。在根据本发明构思的原理的示例性实施例中，存储控制器170控制存储装置190的整体操作，并且控制主机(未示出)和存储装置190之间的各种数据的交换。例如，响应于来自主机的请求，存储控制器170可控制存储控制器170，以将数据写入存储装置190或者从存储装置190读取数据。例如，主机可是主装置，诸如CPU110、加速器140或显示控制器150。
[0067]存储装置190可存储操作系统(OS)、各种程序和各种数据。存储装置190可以是DRAM但不限于此。例如，存储装置190可以是非易失性存储装置，例如闪速存储器、相变RAM (PRAM)、磁阻式RAM (MRAM)、电阻式RAM (ReRAM)或铁电RAM (FeRAM)0根据按照本发明构思的原理的另一个示例性实施例，存储装置190可以是SoClOO中安装的内置存储器。SoClOO的器件110至150和170可借助总线180相互进行通信。
[0068]显示装置195可显示由装载到CPUllO的软件加速器或加速器140加速或处理的多媒体。显示装置195可以是发光二极管(LED)、有机LED (OLED)器件或另一个器件。显示控制器150控制显示装置195的操作。
[0069]存储控制器170可包括PMU175。
[0070]PMU112、141和175均可测量对存储装置190执行访问的次数。也就是说，在根据本发明构思的原理的示例性实施例中，PMU112U41和175分别可测量CPU110、加速器140和访问存储装置190的辅助装置(未示出)的存储器使用情况。
[0071]在根据本发明构思的原理的示例性实施例中，有关PMU112U41和175测量的存储器使用情况的信息被传递至DVFS控制单元200，并且DVFS控制单元200可例如基于存储器使用情况来控制PMIC160来执行第一策略(系统性能优先)或第二策略(低功耗优先)。
[0072]如图1中所示，SoClOO可包括多个PMU，例如，PMU112、141和175。在根据本发明构思的原理的示例性实施例中，多个PMU可被分别安装在访问存储装置190的装置110、140、150、170等的内部或前端。在SoClOO可包括多个PMU (例如PMU112、141和175)的根据本发明构思的原理的示例性实施例中，DVFS控制单元200可基于PMU112U41和175之中的至少一个的测量结果来选择多种策略中的一种。也就是说，DVFS控制单元200可基于PMUl 12、141和175的测量结果和/或通过更高级别的程序或处理收集到的SoC信息来选择策略，或者可基于通过选择性地驱动PMU112U41和175之中的至少一个而得到的测量结果来选择策略。
[0073]在SoClOO可包括多个PMU (例如PMU112、141和175)的根据本发明构思的原理的示例性实施例中，可以以PMU112U41和175为单位测量存储器使用情况。也就是说，可测量与PMU112U41和175中的每个对应或相关联的每个装置的存储器使用情况。例如，这种存储器使用情况信息可包括输入到存储装置190的数据的量、从存储装置190输出的数据的量或用于访问存储装置190的事件的数量，但是本发明构思不限于此。用于访问存储装置190的事件可包括生成用于从存储装置190输出数据的读命令(B卩，读事件)以及生成用于将数据输入到存储装置190的写命令(即，写事件)。例如，可通过在预定时间段内对针对存储装置190执行的读事件和写事件的数量进行计数来测量存储器使用情况。
[0074]图2是示出根据按照本发明构思的原理的示例性实施例的动态电压频率调节(DVFS)控制单元200和其它器件之间的关系的框图。参照图2，DVFS控制单元200可被实施为软件(S/W)、固件(F/W)、可配置逻辑、专用集成电路或其它装置或它们的任意组合。DVFS控制单元200可被部分实施为安装在存储器120、130或190中并且在SoClOO通电时运行的一系列指令。[0075]DVFS控制单元200可控制存储器120、130或190、定时器135、PMU112、141和175、CMU145 和 PMIC160。存储器 120、130 或 190、定时器 135、PMU112U41 和 175、CMU145 和PMIC160均可被实施为硬件(H/W)。操作系统(OS)和中间件可被插入DVFS控制单元200与存储器 120,130 或 190、定时器 135、PMU112、141 和 175、CMU145 和 PMIC160 之间。
[0076]在根据本发明构思的原理的示例性实施例中，DVFS控制单元200可包括SoC信息收集单元210、SoC负载计算单元220、DVFS表格选择单元230、DVFS表格存储单元240、DVFS计算单元250和DVFS操作控制单元260。SoC信息收集单元210收集SoC信息，例如，所述SoC信息可包括从SoClOO的PMU112U41和175之中的至少一个得到的测量结果、从CMU145得到的当前工作频率Freq和通过其它更高级别的处理得到的SoCIOO的操作信息。SoC信息收集单元210可将收集到的SoC信息发送到SoC负载计算单元220和DVFS表格选择单元230。
[0077]SoC负载计算单元220可基于(例如)SoC信息来计算SoCIOO的每个内部元件上的SoC负载，并且将SoC负载数值提供到DVFS计算单元250和DVFS表格选择单元230。例如，SoC负载计算单元220可基于SoC信息中包括的CPUllO的PMUl 12的测量结果来计算负载loadOT。可比较特定频率(图3或图4的CPU频率)下计算的负载1admi与DVFS表格(图3或图4)的上阈值和下阈值。根据本发明构思的原理，一种用于量化集成电路负载的方法是，将集成电路的一定程度的占空比与其工作频率相结合。例如，CPU的负载10&(1_可被给定为CPU完全工作(而非处于“闲置状态”)的时间乘以CPU的当前工作频率的百分数。也就是说，在根据本发明构思的原理的示例性实施例中，可用等式I计算CPUllO上的负载1adcpu:
[0078][等式I]
【权利要求】
1.一种片上系统(SoC),包括: 中央处理单元(CPU)，用于操作动态电压频率调节(DVFS)控制单元，DVFS控制单元包括: SoC负载计算单元,用于基于SoC的至少一个元件来计算SoC负载； DVFS表格选择单兀,用于基于分析SoC负载的模式的结果或者根据外部输入来确定CPU操作的场景，并且确定适于所述场景的DVFS表格；以及 DVFS计算单元，用于基于在多个DVFS表格之中确定的DVFS表格，确定与SoC负载和当前工作频率对应的DVFS操作。
2.如权利要求1所述的片上系统，其中，DVFS控制单元还包括DVFS表格存储单元，用于存储所述多个DVFS表格并且将所述多个DVFS表格提供给DVFS表格选择单元。
3.如权利要求1所述的片上系统，其中，所述多个DVFS表格包括与CPU的工作频率对应的上阈值， 其中，在所述多个DVFS表格中的一些DVFS表格中，工作频率与上阈值之比根据工作频率而变化。
4.如权利要求1所述的片上系统，其中，所述多个DVFS表格包括与CPU的工作频率对应的下阈值， 其中，在所述多个DVFS表格中的一些DVFS表格中，工作频率与下阈值之比根据工作频率而变化。
5.如权利要求1所述的片上系统，其中，所述外部输入包括应用执行信息和CPU控制信号。
6.如权利要求1所述的片上系统，其中，DVFS表格选择单元通过选择所述多个DVFS表格中的至少一个来确定适于所述场景的DVFS表格。
7.如权利要求1所述的片上系统，其中，所述DVFS操作包括第一策略和第二策略， 其中，第一策略增大CPU的工作频率和SoC的工作电压，并且 第二策略减小CPU的工作频率和SoC的工作电压。
8.如权利要求1所述的片上系统，还包括: 性能监控单元，用于测量SoC的至少一个元件的存储器使用情况，并且将有关存储器使用情况的信息发送至DVFS控制单元；以及 时钟管理单元，用于在DVFS控制单元的控制下，改变CPU的工作频率以执行所述DVFS操作。
9.一种电子系统,包括: 如权利要求1所述的片上系统；以及 电源管理集成电路，用于产生SoC的工作电压并且将工作电压施加到SoC，以执行动态电压频率调节(DVFS)操作。
10.一种动态电压频率调节(DVFS)控制方法，包括: 计算SoC的至少一个元件上的片上系统(SoC)负载； 基于分析SoC负载的模式或者根据外部输入，确定中央处理单元(CPU)的场景； 根据所述场景确定是否使用另一个DVFS表格替换当前DVFS表格；以及 基于当前DVFS表格或替换后的DVFS表格，确定与SoC负载和CPU的工作频率对应的DVFS操作。
11.如权利要求10所述的动态电压频率调节控制方法，如果确定使用另一个DVFS表格替换当前DVFS表格，则所述动态电压频率调节控制方法还包括通过选择多个DVFS表格中的至少一个来确定适于所述场景的DVFS表格。
12.如权利要求11所述的动态电压频率调节控制方法，其中，所述多个DVFS表格包括与CPU的工作频率对应的上阈值， 在所述多个DVFS表格中的一些DVFS表格中，工作频率与上阈值之比根据工作频率而变化。
13.如权利要求11所述的动态电压频率调节控制方法，其中，所述多个DVFS表格包括与CPU的工作频率对应的下阈值， 在所述多个DVFS表格中的一些DVFS表格中，工作频率与下阈值之比根据工作频率而变化。
14.如权利要求10所述的动态电压频率调节控制方法，其中，所述外部输入包括应用执行信息和CPU控制信号。
15.如权利要求10所述的动态电压频率调节控制方法，其中，所述DVFS操作包括第一策略和第二策略， 其中，第一策略指示增大CPU的工作频率和SoC的工作电压，并且 第二策略指示减小CPU的工作 频率和SoC的工作电压。
16.一种片上系统(SoC),包括: 多核处理器； 系统元件；以及 动态电压频率调节(DVFS)控制器，DVFS控制器用于根据SoC的操作模式和当前工作频率为SoC分配或多或少的功率，其中，DVFS控制器被配置为通过分析系统活动来确定操作模式，并且根据一个或多个DVFS表格分配或多或少的功率。
17.如权利要求16所述的片上系统，其中，DFVS控制器被配置为通过调节工作频率来分配或多或少的功率。
18.如权利要求16所述的片上系统，其中，DVFS控制器被配置为通过调节工作电压来分配或多或少的功率。
19.如权利要求16所述的片上系统，其中，DVFS控制器被配置为通过调节多核处理器的多个核的工作电压和频率来分配或多或少的功率。
20.—种包括如权利要求16所述的片上系统的电子系统。
【文档编号】G06F15/16GK103678247SQ201310384889
【公开日】2014年3月26日 申请日期:2013年8月29日 优先权日:2012年8月29日
【发明者】李晃燮, 朴钟来 申请人:三星电子株式会社