一种电子设备及数据传输方法
【专利摘要】本发明公开了一种电子设备，用于丰富电子设备能够处理的任务类型。所述电子设备包括：第一处理器；与所述第一处理器相连的第二处理器；其中，所述第一处理器与所述第二处理器为不同结构的处理器；易失性存储器，与所述第一处理器及所述第二处理器分别相连，用于存储来自所述第一处理器的第一数据和/或来自所述第二处理器的第二数据；其中，所述第一处理器通过所述易失性存储器向所述第二处理器发送所述第一数据或通过所述易失性存储器从所述第二处理器获取所述第二数据，所述第二处理器通过所述易失性存储器向所述第一处理器发送所述第二数据或通过所述易失性存储器从所述第一处理器获取所述第一数据。本发明还公开了一种数据传输方法。
【专利说明】一种电子设备及数据传输方法
【技术领域】
[0001]本发明涉及计算机及嵌入式领域，特别涉及一种电子设备及数据传输方法。
【背景技术】
[0002]随着科学技术的不断发展，电子技术也得到了飞速的发展，电子产品的种类也越来越多，人们也享受到了科技发展带来的各种便利。现在人们可以通过各种类型的电子设备享受随着科技发展带来的舒适生活。比如，PC (个人计算机)等电子设备已经成为人们生活中一个不可或缺的部分，人们可以通过PC等电子设备进行工作、上网等操作，丰富人们的生活。
[0003]现有技术中，无论是PC、PAD还是手机，其中都会包括一个处理器，例如可以是CPU(中央处理器)或MCU (微控制单元)等等，处理器是电子设备的核心部件，处理器的性能能够在很大程度上决定整个电子设备的性能。
[0004]在实际应用中，随着用户的需求越来越多，用户可能在不同时候需要在一台电子设备中完成不同的任务。例如，如果所述电子设备中的处理器是酷睿i7处理器，而有时用户可能需要使用ARM处理器来完成相应任务，根据现有技术的现状，这种需求是无法满足的，可见，现有技术中电子设备的架构决定了这些电子设备能够完成的任务类型过于单一，能够完成的任务量也明显不足，对于用户来说这些电子设备也无法进一步满足用户需求。
【发明内容】
[0005]本发明实施例提供一种电子设备及数据传输方法，用于解决现有技术中电子设备中只有一个处理器时所述电子设备能够完成的任务单一、能完成的任务量不足的技术问题，实现了丰富电子设备能够处理的任务类型的技术效果。
[0006]—种电子设备,所述电子设备包括:
[0007]第一处理器；
[0008]与所述第一处理器相连的第二处理器；其中，所述第一处理器与所述第二处理器为不同结构的处理器；
[0009]易失性存储器，与所述第一处理器及所述第二处理器分别相连，用于存储来自所述第一处理器的第一数据和/或来自所述第二处理器的第二数据；
[0010]其中，所述第一处理器通过所述易失性存储器向所述第二处理器发送所述第一数据或通过所述易失性存储器从所述第二处理器获取所述第二数据，所述第二处理器通过所述易失性存储器向所述第一处理器发送所述第二数据或通过所述易失性存储器从所述第一处理器获取所述第一数据。
[0011]较佳的，所述电子设备还包括一处理芯片，所述第一处理器与所述第二处理器封装于所述处理芯片上，所述处理芯片还包括分别与所述第一处理器及所述第二处理器相连的中断控制器，用于将所述第一处理器发送的第一指令传输至所述第二处理器，或将所述第二处理器发送的第二指令传输至所述第一处理器。
[0012]较佳的，所述电子设备还包括一处理芯片，所述第一处理器与所述第二处理器封装于所述处理芯片上，所述处理芯片中还包括互联单元；所述第一处理器通过第一总线与所述互联单元相连，所述第二处理器通过第二总线与所述互联单元相连，所述互联单元还与所述易失性存储器相连；
[0013]所述第一处理器通过所述互联单元向所述易失性存储器中写入所述第一数据或从所述易失性存储器中读取所述第二数据，所述第二处理器通过所述互联单元向所述易失性存储器中写入所述第二数据或从所述易失性存储器中读取所述第一数据。
[0014]较佳的，所述电子设备还包括内存控制器，所述互联单元通过所述内存控制器与所述易失性存储器相连；
[0015]所述内存控制器用于将来自所述第一处理器的所述第一数据写入所述易失性存储器或将所述易失性存储器中的所述第二数据发送至所述第一处理器，及，用于将来自所述第二处理器的所述第二数据写入所述易失性存储器或将所述易失性存储器中的所述第一数据发送至所述第二处理器。
[0016]较佳的，所述易失性存储器和所述内存控制器均位于所述处理芯片上。
[0017]较佳的，所述易失性存储器和所述内存控制器均位于所述处理芯片外。
[0018]较佳的，所述易失性存储器包括对应于所述第一处理器的第一存储区域及对应于所述第二处理器的第二存储区域，所述第一存储区域与所述第二存储区域不重叠；
[0019]所述第一处理器具体用于向所述第一存储区域传输需传输至所述第二处理器的所述第一数据，及从所述第二存储区域获取来自所述第二处理器的所述第二数据；
[0020]所述第二处理器具体用于向所述第二存储区域传输需传输至所述第一处理器的所述第二数据，及从所述第一存储区域获取来自所述第一处理器的所述第一数据。
[0021]较佳的，所述电子设备还包括第一内存管理单元及图形处理器；所述互联单元通过所述第一内存管理单元与所述图像处理器相连。
[0022]较佳的，所述电子设备还包括第二内存管理单元、网络互连单元及至少一个外设控制器；所述互联单元通过所述第二内存管理单元与所述网络互连单元相连，所述网络互连单元还与所述至少一个外设控制器相连。
[0023]较佳的，所述第一处理器对应于第一操作系统，所述第二处理器对应于第二操作系统；其中，所述第一操作系统与所述第二操作系统相同或不同。
[0024]一种数据传输方法，应用于电子设备，所述电子设备包括第一处理器、第二处理器及与所述第一处理器及所述第二处理器分别相连的易失性存储器，所述易失性存储器用于存储来自所述第一处理器的数据和/或来自所述第二处理器的数据，所述方法包括以下步骤:
[0025]所述第一处理器将需发送至所述第二处理器的第一数据发送给所述易失性存储器；
[0026]所述第二处理器从所述易失性存储器中获取所述第一数据。
[0027]较佳的，所述易失性存储器包括对应于所述第一处理器的第一存储区域和对应于所述第二处理器的第二存储区域；
[0028]所述第一处理器将需发送至所述第二处理器的第一数据发送给所述易失性存储器的步骤包括:所述第一处理器将所述第一数据发送至所述易失性存储器的所述第一存储区域；
[0029]所述第二处理器从所述易失性存储器中获取所述第一数据的步骤包括:所述第二处理器从所述易失性存储器的所述第一存储区域中获取所述第一数据。
[0030]较佳的，所述第一处理器将需发送至所述第二处理器的第一数据发送给所述易失性存储器的步骤包括:
[0031]所述第一处理器向所述第二处理器发送第一询问消息，以判断所述第二处理器当前是否正在所述易失性存储器中进行操作；
[0032]当所述第一处理器根据所述第二处理器回复的第一响应消息确定所述第二处理器当前没有在所述易失性存储器中进行操作时，将所述第一数据发送给所述易失性存储器。
[0033]较佳的，所述第二处理器从所述易失性存储器中获取所述第一数据的步骤包括:
[0034]所述第二处理器获取所述第一处理器发送的用于告知所述第二处理器所述第一数据已传输完毕的第一确定消息；
[0035]所述第二处理器从所述易失性存储器中获取所述第一数据。
[0036]较佳的，在所述第二处理器从所述易失性存储器中获取所述第一数据之后还包括步骤:所述第二处理器向所述第一处理器发送第二确定消息，以通知所述第一处理器，所述第一数据已获取完毕。
[0037]本发明实施例提供一种电子设备，所述电子设备可以包括:第一处理器；与所述第一处理器相连的第二处理器；其中，所述第一处理器与所述第二处理器为不同结构的处理器；易失性存储器，与所述第一处理器及所述第二处理器分别相连，用于存储来自所述第一处理器的第一数据和/或来自所述第二处理器的第二数据；其中，所述第一处理器通过所述易失性存储器向所述第二处理器发送所述第一数据或通过所述易失性存储器从所述第二处理器获取所述第二数据，所述第二处理器通过所述易失性存储器向所述第一处理器发送所述第二数据或通过所述易失性存储器从所述第一处理器获取所述第一数据。
[0038]本发明实施例中，所述电子设备中包括有两个不同结构的处理器，每个处理器都能够完成自己能够完成的功能，这样所述电子设备能够完成的任务类型较多，能够完成的任务量也较为丰富。并且，这两个处理器可以共用一个易失性存储器来交换数据，以实现两个处理器之间的数据互通，只用一个易失性存储器即实现了两个处理器之间的数据传输，实现方式简单，且较为节约硬件资源。
【专利附图】
【附图说明】
[0039]图1为本发明实施例中电子设备的结构图；
[0040]图2为本发明实施例中处理芯片结构示意图；
[0041]图3为本发明实施例中电子设备的详细结构图；
[0042]图4为本发明实施例中数据传输方法的主要流程图。
【具体实施方式】
[0043]本发明实施例提供一种电子设备，所述电子设备可以包括:第一处理器；与所述第一处理器相连的第二处理器；其中，所述第一处理器与所述第二处理器为不同结构的处理器；易失性存储器，与所述第一处理器及所述第二处理器分别相连，用于存储来自所述第一处理器的第一数据和/或来自所述第二处理器的第二数据；其中，所述第一处理器通过所述易失性存储器向所述第二处理器发送所述第一数据或通过所述易失性存储器从所述第二处理器获取所述第二数据，所述第二处理器通过所述易失性存储器向所述第一处理器发送所述第二数据或通过所述易失性存储器从所述第一处理器获取所述第一数据。
[0044]本发明实施例中，所述电子设备中包括有两个不同结构的处理器，每个处理器都能够完成自己能够完成的功能，这样所述电子设备能够完成的任务类型较多，能够完成的任务量也较为丰富。并且，这两个处理器可以共用一个易失性存储器来交换数据，以实现两个处理器之间的数据互通，只用一个易失性存储器即实现了两个处理器之间的数据传输，实现方式简单，且较为节约硬件资源。
[0045]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0046]本发明实施例中，所述电子设备可以是PC (个人计算机)、笔记本、PAD (平板电脑)、手机等等不同的电子设备，本发明对此不作限制。
[0047]另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示:单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
[0048]下面结合附图对本发明优选的实施方式进行详细说明。
[0049]实施例一
[0050]请参见图1，本发明实施例提供一种电子设备，所述电子设备可以包括第一处理器101、第二处理器102和易失性存储器103。
[0051]所述第二处理器102可以与所述第一处理器101相连，且，所述第二处理器102与所述第一处理器101可以是不同结构的处理器。
[0052]其中，所述第一处理器101与所述第二处理器102是不同结构的处理器，可以包括两层含义:
[0053]一、所述第一处理器101与所述第二处理器102是完全不同类型的处理器。例如，所述第一处理器101是X86处理器，所述第二处理器102是ARM处理器。
[0054]二、所述第一处理器101与所述第二处理器102的类型相同，例如可以是同一架构，但生产商可能不同。例如，所述第一处理器101与所述第二处理器102可能都是INTEL架构的，但生产商不同。或者，所述第一处理器101与所述第二处理器102可能都是同一架构的，生产商也相同，但可能是同一系列中的不同版本，例如所述第一处理器101与所述第二处理器102可能都是ARM架构的，生产商也相同，但版本不同。
[0055]这样的两个处理器所能够处理的任务可能是不相同的，而本发明实施例中将这样两个处理器集成到一个电子设备中，所述电子设备能完成的任务就会较为丰富。
[0056]所述易失性存储器103可以与所述第一处理器101和所述第二处理器102分别相连，可以用于存储来自所述第一处理器101的第一数据，和/或，来自所述第二处理器102的第二数据。
[0057]其中，所述第一处理器101可以通过所述易失性存储器103向所述第二处理器102发送所述第一数据，或所述第一处理器101可以通过所述易失性存储器103从所述第二处理器102获取所述第二数据。
[0058]S卩，所述第一处理器101可以将所述第一数据发送给所述易失性存储器103，如果所述第二处理器102需要获取所述第一数据，可以直接从所述易失性存储器103中进行获取。或者也可以是，当所述第一处理器101需要将所述第一数据发送给所述第二处理器102时，可以首先将所述第一数据发送给所述易失性存储器103，所述第二处理器102可以从所述易失性存储器103中进行获取。
[0059]且，所述第一处理器101需要获取所述第二数据时，可以直接从所述易失性存储器103中进行获取。或者也可以是，所述第一处理器101需要从所述第二处理器102中获取所述第二数据时，如果所述第二处理器102已经将所述第二数据存储到了所述易失性存储器103中，则所述第一处理器101可以直接从所述易失性存储器103中进行获取。
[0060]其中，所述第二处理器102可以通过所述易失性存储器103向所述第一处理器101发送所述第二数据，或所述第二处理器102可以通过所述易失性存储器103从所述第一处理器101获取所述第一数据。
[0061]S卩，所述第二处理器102可以将所述第二数据发送给所述易失性存储器103，如果所述第一处理器101需要获取所述第二数据，可以直接从所述易失性存储器103中进行获取。或者也可以是，当所述第二处理器102需要将所述第二数据发送给所述第一处理器101时，可以首先将所述第二数据发送给所述易失性存储器103，所述第一处理器101可以从所述易失性存储器103中进行获取。
[0062]且，所述第二处理器102需要获取所述第一数据时，可以直接从所述易失性存储器103中进行获取。或者也可以是，所述第二处理器102需要从所述第一处理器101中获取所述第一数据时，如果所述第一处理器101已经将所述第一数据存储到了所述易失性存储器103中，则所述第二处理器102可以直接从所述易失性存储器103中进行获取。
[0063]较佳的，本发明实施例中，所述电子设备还可以包括有一处理芯片，所述第一处理器101和所述第二处理器102可以均位于所述处理芯片上，例如，所述第一处理器101和所述第二处理器102可以均封装于所述处理芯片上。这样可以节省外围电路，减少硬件的使用，缩小所述电子设备的内部空间，有利于所述电子设备向轻、薄、小的方向发展。
[0064]请参见图2，为所述处理芯片示意图。所述处理芯片中除包括所述第一处理器101和所述第二处理器102之外，还可以包括一中断控制器201，所述中断控制器201可以与所述第一处理器101及所述第二处理器102均相连，可以用于将所述第一处理器101发送的第一指令传输至所述第二处理器102，或将所述第二处理器102发送的第二指令传输至所述第一处理器101。
[0065]S卩，所述第一处理器101需要向所述第二处理器102发送所述第一指令时，可以将所述第一指令发送给所述中断控制器201，由所述中断控制器201将所述第一指令发送给所述第二处理器102。同样的，所述第二处理器102需要向所述第一处理器101发送所述第一指令时，可以将所述第一指令发送给所述中断控制器201，由所述中断控制器201将所述第一指令发送给所述第一处理器101。
[0066]例如，如果所述第一处理器101需要传输所述第一数据给所述第一处理器101，那么所述第一处理器101可以首先判断所述第二处理器102是否正在所述易失性存储器103中进行操作，即可以判断B-done (所述第二处理器102是否准备好的信号)是否有效，如果判断B-done有效，则可以确定所述第二处理器102当前没有在所述易失性存储器103中进行操作，所述第一处理器101可以向所述易失性存储器103中写入所述第一数据，在写入完成后，所述第一处理器101可以通过所述中断控制器201向所述第二处理器102发送第一数据准备完成消息，所述第二处理器102在接收到所述第一数据准备完成消息后，可以从所述易失性存储器103中获取所述第一数据。较佳的，所述第二处理器102在获取所述第一数据完毕后，可以通过所述中断控制器201向所述第一处理器101发送第一数据获取完成消息，以通知所述第一处理器101，所述第一数据已获取完毕。
[0067]例如，如果所述第二处理器102需要传输所述第二数据给所述第二处理器102，那么所述第二处理器102可以首先判断所述第一处理器101是否正在所述易失性存储器103中进行操作，即可以判断A-done (所述第一处理器101是否准备好的信号)是否有效，如果判断A-done有效，则可以确定所述第一处理器101当前没有在所述易失性存储器103中进行操作，所述第二处理器102可以向所述易失性存储器103中写入所述第二数据，在写入完成后，所述第二处理器102可以通过所述中断控制器201向所述第一处理器101发送第二数据准备完成消息，所述第一处理器101在接收到所述第二数据准备完成消息后，可以从所述易失性存储器103中获取所述第二数据。较佳的，所述第一处理器101在获取所述第二数据完毕后，可以通过所述中断控制器201向所述第二处理器102发送第二数据获取完成消息，以通知所述第二处理器102，所述第二数据已获取完毕。
[0068]请参见图3，较佳的，本发明实施例中，所述电子设备可以包括所述处理芯片，图3中为了便于表示所述处理芯片，可以为其编号为301。所述第一处理器101与所述第二处理器102可以封装于所述处理芯片301上。
[0069]所述处理芯片301中还可以包括一互联单元302。所述第一处理器101可以通过第一总线与所述互联单元302相连，所述第二处理器102可以通过第二总线与所述互联单元302相连，所述第一总线的类型与所述第二总线的类型可以为同一类型，或者所述第一总线的类型与所述第二总线的类型也可以为不同类型。所述互联单元302还可以与所述易失性存储器103相连。
[0070]具体的，本发明实施例中，所述第一处理器101可以通过所述互联单元302向所述易失性存储器103中写入所述第一数据，或可以从所述易失性存储器103中读取所述第二数据，所述第二处理器102可以通过所述互联单元302向所述易失性存储器103中写入所述第二数据，或可以从所述易失性存储器103中读取所述第一数据。也就是说，所述第一处理器101与所述易失性存储器103具体可以是通过所述互联单元302相连，所述第二处理器102与所述易失性存储器103具体也可以是通过所述互联单元302相连。
[0071]较佳的，所述电子设备还包括有内存控制器303，如图3所示，所述内存控制器302一端可以与所述互联单元302相连，另一端可以与所述易失性存储器103相连，S卩，所述互联单元302可以通过所述内存控制器303与所述易失性存储器103相连。例如，所述内存控制器303具体可以是DMC (动态内存控制器)。
[0072]其中，所述内存控制器303可以用于将来自所述第一处理器101的所述第一数据写入所述易失性存储器103，或可以用于将所述易失性存储器103中的所述第二数据发送至所述第一处理器101，及，可以用于用于将来自所述第二处理器102的所述第二数据写入所述易失性存储器103，或可以用于将所述易失性存储器103中的所述第一数据发送至所述第二处理器102。即，无论是所述第一处理器101还是所述第二处理器102，其对所述易失性存储器103进行操作时都可以是通过所述内存控制器303来进行操作。
[0073]本发明实施例中，所述易失性存储器103和所述内存控制器303均可以位于所述处理芯片301上，例如，所述易失性存储器103和所述内存控制器303均可以封装于所述处理芯片301上。或者，所述易失性存储器103和所述内存控制器303均可以位于所述处理芯片301外，与所述处理芯片301相连。图3即是以将所述第一处理器101、所述第二处理器102、所述中断控制器201、所述内存控制器303及所述易失性存储器103均封装于所述处理芯片301上为例。
[0074]较佳的，本发明实施例中，所述易失性存储器103中可以包括有第一存储区域和第二存储区域，所述第一存储区域可以对应于所述第一处理器101，所述第二存储区域可以对应于所述第二处理器102，其中，所述第一存储区域与所述第二存储区域可以不具有重叠区域。
[0075]如果所述第一处理器101需要向所述第二处理器102传输所述第一数据，那么所述第一处理器101可以将所述第一数据传输至所述易失性存储器103中的所述第一存储区域中，所述第二处理器102可以从所述第一存储区域中读取所述第一数据。
[0076]如果所述第二处理器102需要向所述第一处理器101传输所述第二数据，那么所述第二处理器102可以将所述第二数据传输至所述易失性存储器103中的所述第二存储区域中，所述第一处理器101可以从所述第二存储区域中读取所述第二数据。
[0077]这样，两个处理器在所述易失性存储器103中可以分别有属于自己的存储区域，在存取数据时可以避免混乱。
[0078]请继续参见图3，所述电子设备还可以包括第一内存管理单元304和图形处理器305，所述互联单元302可以通过所述第一内存管理单元304与所述图形处理器305相连。例如所述图形处理器305具体可以是GPU(GraphicProcessing Unit,图形处理器),例如所述第一内存管理单兀304具体可以是MMU (Memory Management Unit,内存管理单兀)。
[0079]其中，所述第一内存管理单元304和图形处理器305可以位于所述处理芯片301上，例如所述第一内存管理单元304和图形处理器305可以封装于所述处理芯片301上，或者，所述第一内存管理单元304和图形处理器305也可以位于所述处理芯片301外。
[0080]请继续参加图3，所述电子设备还可以包括第二内存管理单元306、网络互连单元307及至少一个外设控制器308。图3中是以3个外设控制器307为例进行说明。
[0081]其中，所述第二内存管理单元306例如可以是MMU，所述网络互连单元307例如可以是NIC(Network Interface Card,网络适配器),所述外设控制器308可以用于对外设进行控制，例如，对于不同的外设，可以有不同的所述外设控制器308进行控制。
[0082]从图3中可以看出，所述互联单元302可以通过所述第二内存管理单元306与所述网络互连单元307相连，所述网络互连单元307还与所述至少一个外设控制器308相连。
[0083]本发明实施例中，所述第一处理器101可以对应于第一操作系统，所述第二处理器102可以对应于第二操作系统。
[0084]其中，所述第一操作系统与所述第二操作系统可以相同，例如，所述第一操作系统和所述第二操作系统可以均是X86操作系统，或者所述第一操作系统和所述第二操作系统可以均是ARM操作系统。
[0085]或者，所述第一操作系统与所述第二操作系统也可以不同，例如，所述第一操作系统可以是X86操作系统，所述第二操作系统可以是ARM操作系统，等等。
[0086]实施例二
[0087]请参见图4，本发明实施例提供一种数据传输方法，所述方法可以应用于所述电子设备，所述电子设备可以包括第一处理器101、第二处理器102及与所述第一处理器101及所述第二处理器102分别相连的易失性存储器103，所述易失性存储器103可以用于存储来自所述第一处理器101的数据和/或来自所述第二处理器102的数据，所述方法的主要流程如下:
[0088]步骤401:所述第一处理器101将需发送至所述第二处理器102的第一数据发送给所述易失性存储器103。
[0089]如果所述第一处理器101需要传输所述第一数据给所述第一处理器101，那么所述第一处理器101可以向所述易失性存储器103中写入所述第一数据，在写入完成后，所述第一处理器101可以通过所述中断控制器201向所述第二处理器102发送第一数据准备完成消息。
[0090]较佳的，如果所述第一处理器101需要传输所述第一数据给所述第一处理器101，那么所述第一处理器101可以首先判断所述第二处理器102是否正在所述易失性存储器103中进行操作，即可以判断B-done (所述第二处理器102是否准备好的信号)是否有效，例如可以首先向所述第二处理器102发送第一询问消息，所述第二处理器102可以向所述第一处理器101回复第一响应消息，如果所述第一处理器101根据所述第一响应消息确定所述第二处理器102当前没有在所述易失性存储器103中进行操作，相当于所述第一处理器101判断B-done有效，所述第一处理器101可以向所述易失性存储器103中写入所述第一数据。
[0091]具体的，所述易失性存储器103中可以包括对应于所述第一处理器101的所述第一存储区域和对应于所述第二处理器102的所述第二存储区域，那么，所述第一处理器101将所述第一数据发送给所述易失性存储器103，即将所述第一数据写入所述易失性存储器103，具体可以是将所述第一数据发送至所述第一存储区域，即写入所述第一存储区域。
[0092]反之，由所述第二处理器102向所述第一处理器101发送所述第二数据时，处理过程也类似，此处不再赘述。
[0093]步骤402:所述第二处理器102从所述易失性存储器103中获取所述第一数据。
[0094]本发明实施例中，在所述第一处理器101向所述易失性存储器103中写入所述第一数据后，所述第二处理器102可以从所述易失性存储器103中获取所述第一数据。
[0095]具体的，所述第二处理器102可以在接收到所述第一处理器101发送的所述第一数据准备完成消息后，从所述易失性存储器103中获取所述第一数据。
[0096]较佳的，所述第二处理器102在获取所述第一数据完毕后，可以通过所述中断控制器201向所述第一处理器101发送第一数据获取完成消息，即发送第二确定消息，以通知所述第一处理器101，所述第一数据已获取完毕。
[0097]较佳的，如果所述易失性存储器103中包括所述第一存储区域和所述第二存储区域，所述第一处理器101是将所述第一数据发送至了所述第一存储区域，那么所述第二处理器102可以从所述第一存储区域中获取所述第一数据。
[0098]本发明实施例提供一种电子设备，所述电子设备可以包括:第一处理器；与所述第一处理器相连的第二处理器；其中，所述第一处理器与所述第二处理器为不同结构的处理器；易失性存储器，与所述第一处理器及所述第二处理器分别相连，用于存储来自所述第一处理器的第一数据和/或来自所述第二处理器的第二数据；其中，所述第一处理器通过所述易失性存储器向所述第二处理器发送所述第一数据或通过所述易失性存储器从所述第二处理器获取所述第二数据，所述第二处理器通过所述易失性存储器向所述第一处理器发送所述第二数据或通过所述易失性存储器从所述第一处理器获取所述第一数据。
[0099]本发明实施例中，所述电子设备中包括有两个不同结构的处理器，每个处理器都能够完成自己能够完成的功能，这样所述电子设备能够完成的任务类型较多，能够完成的任务量也较为丰富。并且，这两个处理器可以共用一个易失性存储器来交换数据，以实现两个处理器之间的数据互通，只用一个易失性存储器即实现了两个处理器之间的数据传输，实现方式简单，且较为节约硬件资源。
[0100]所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
[0101]在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0102]所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0103]另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
[0104]所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM, Read-Only Memory)、随机存取存储器(RAM, Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
[0105]以上所述，以上实施例仅用以对本申请的技术方案进行了详细介绍，但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想，不应理解为对本发明的限制。本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
【权利要求】
1.一种电子设备,其特征在于,所述电子设备包括: 第一处理器； 与所述第一处理器相连的第二处理器；其中，所述第一处理器与所述第二处理器为不同结构的处理器； 易失性存储器，与所述第一处理器及所述第二处理器分别相连，用于存储来自所述第一处理器的第一数据和/或来自所述第二处理器的第二数据； 其中，所述第一处理器通过所述易失性存储器向所述第二处理器发送所述第一数据或通过所述易失性存储器从所述第二处理器获取所述第二数据，所述第二处理器通过所述易失性存储器向所述第一处理器发送所述第二数据或通过所述易失性存储器从所述第一处理器获取所述第一数据。
2.如权利要求1所述的电子设备，其特征在于，所述电子设备还包括一处理芯片，所述第一处理器与所述第二处理器封装于所述处理芯片上，所述处理芯片还包括分别与所述第一处理器及所述第二处理器相连的中断控制器，用于将所述第一处理器发送的第一指令传输至所述第二处理器，或将所述第二处理器发送的第二指令传输至所述第一处理器。
3.如权利要求1或2所述的电子设备，其特征在于，所述电子设备还包括一处理芯片，所述第一处理器与所述第二处理器封装于所述处理芯片上，所述处理芯片中还包括互联单元；所述第一处理器通过第一总线与所述互联单元相连，所述第二处理器通过第二总线与所述互联单元相连，所述互联单元还与所述易失性存储器相连； 所述第一处理器通过所述互联单元向所述易失性存储器中写入所述第一数据或从所述易失性存储器中读取所述第二数据，所述第二处理器通过所述互联单元向所述易失性存储器中写入所述第二数据或从所述易失性存储器中读取所述第一数据。
4.如权利要求3所述的电子设备，其特征在于，所述电子设备还包括内存控制器，所述互联单元通过所述内存控制器与所述易失性存储器相连； 所述内存控制器用于将来自所述第一处理器的所述第一数据写入所述易失性存储器或将所述易失性存储器中的所述第二数据发送至所述第一处理器，及，用于将来自所述第二处理器的所述第二数据写入所述易失性存储器或将所述易失性存储器中的所述第一数据发送至所述第二处理器。
5.如权利要求3所述的电子设备，其特征在于，所述易失性存储器和所述内存控制器均位于所述处理芯片上。
6.如权利要求3所述的电子设备，其特征在于，所述易失性存储器和所述内存控制器均位于所述处理芯片外。
7.如权利要求1或2所述的电子设备，其特征在于，所述易失性存储器包括对应于所述第一处理器的第一存储区域及对应于所述第二处理器的第二存储区域，所述第一存储区域与所述第二存储区域不重叠； 所述第一处理器具体用于向所述第一存储区域传输需传输至所述第二处理器的所述第一数据，及从所述第二存储区域获取来自所述第二处理器的所述第二数据； 所述第二处理器具体用于向所述第二存储区域传输需传输至所述第一处理器的所述第二数据，及从所述第一存储区域获取来自所述第一处理器的所述第一数据。
8.如权利要求1或2所述的电子设备，其特征在于，所述电子设备还包括第一内存管理单元及图形处理器；所述互联单元通过所述第一内存管理单元与所述图像处理器相连。
9.如权利要求1或2所述的电子设备，其特征在于，所述电子设备还包括第二内存管理单元、网络互连单元及至少一个外设控制器；所述互联单元通过所述第二内存管理单元与所述网络互连单元相连，所述网络互连单元还与所述至少一个外设控制器相连。
10.如权利要求1或2所述的电子设备，其特征在于，所述第一处理器对应于第一操作系统，所述第二处理器对应于第二操作系统；其中，所述第一操作系统与所述第二操作系统相同或不同。
11.一种数据传输方法，应用于电子设备，其特征在于，所述电子设备包括第一处理器、第二处理器及与所述第一处理器及所述第二处理器分别相连的易失性存储器，所述易失性存储器用于存储来自所述第一处理器的数据和/或来自所述第二处理器的数据，所述方法包括以下步骤:所述第一处理器将需发送至所述第二处理器的第一数据发送给所述易失性存储器； 所述第二处理器从所述易失性存储器中获取所述第一数据。
12.如权利要求11所述的方法，其特征在于，所述易失性存储器包括对应于所述第一处理器的第一存储区域和对应于所述第二处理器的第二存储区域； 所述第一处理器将需发送至所述第二处理器的第一数据发送给所述易失性存储器的步骤包括:所述第一处理器将所述第一数据发送至所述易失性存储器的所述第一存储区域； 所述第二处理器从所述易失性存储器中获取所述第一数据的步骤包括:所述第二处理器从所述易失性存储器的所述第一存储区域中获取所述第一数据。
13.如权利要求11所述的方法，其特征在于，所述第一处理器将需发送至所述第二处理器的第一数据发送给所述易失性存储器的步骤包括: 所述第一处理器向所述第二处理器发送第一询问消息，以判断所述第二处理器当前是否正在所述易失性存储器中进行操作； 当所述第一处理器根据所述第二处理器回复的第一响应消息确定所述第二处理器当前没有在所述易失性存储器中进行操作时，将所述第一数据发送给所述易失性存储器。
14.如权利要求11所述的方法，其特征在于，所述第二处理器从所述易失性存储器中获取所述第一数据的步骤包括: 所述第二处理器获取所述第一处理器发送的用于告知所述第二处理器所述第一数据已传输完毕的第一确定消息； 所述第二处理器从所述易失性存储器中获取所述第一数据。
15.如权利要求11所述的方法，其特征在于，在所述第二处理器从所述易失性存储器中获取所述第一数据之后还包括步骤:所述第二处理器向所述第一处理器发送第二确定消息，以通知所述第一处理器，所述第一数据已获取完毕。
【文档编号】G06F13/38GK104424145SQ201310388744
【公开日】2015年3月18日 申请日期:2013年8月30日 优先权日:2013年8月30日
【发明者】林高峰 申请人:联想(北京)有限公司