一种两通道并行信号处理模块的制作方法
【专利摘要】本发明公开了一种两通道并行信号处理模块，包括VPX背板连接器以及与VPX背板连接器连接的第一FPGA和两个DSP，所述第一FPGA连接有第二FPGA和第三FPGA，所述两个DSP均分别连接有DDR2SDRAM和NORFLASH存储器。本发明设计的这种两通道VPX并行信号处理模块，结构简单，信号处理速度快、稳定性好。
【专利说明】一种两通道并行信号处理模块
【技术领域】
[0001]本发明涉及一种信号处理模块，更具体的说是涉及一种两通道并行信号处理模块。
【背景技术】
[0002]VPX 是一种新的总线技术，VPX 总线是 VITA (VME International TradeAssociation, VME国际贸易协会)组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。VPX总线技术现在也逐渐用于信号处理领域。
【发明内容】
[0003]本发明提供了一种两通道并行信号处理模块，采用VPX总线连接各种电器件，解决了以往信号处理模块处理速度慢的问题。
[0004]为解决上述的技术问题，本发明采用以下技术方案:一种两通道并行信号处理模块，包括VPX背板连接器以及与VPX背板连接器连接的第一 FPGA和两个DSP，所述第一 FPGA连接有第二 FPGA和第三FPGA，所述两个DSP均分别连接有DDR2 SDRAM和NOR FLASH存储器。
[0005]所述两个DSP均通过以太网PHY芯片与VPX背板连接器连接。
[0006]所述第一 FPGA分别通过串行解串器和RS644接口与VPX背板连接器连接。
[0007]所述第一 FPGA型号为Spartan-6 XC6SLX100,所述第二 FPGA和第三FPGA型号均为 XC5VLX50T。
[0008]所述两个DSP型号为TMS320C6455，所述两个DSP均通过EMIF与第一 FPGA连接。
[0009]所述第二 FPGA和第三FPGA均通过GPIO与第一 FPGA连接。
[0010]与现有技术相比，本发明的有益效果是:本发明设计的这种两通道并行信号处理模块，结构简单，信号处理速度快。
【专利附图】
【附图说明】
[0011]下面结合附图和【具体实施方式】对本发明作进一步详细说明。
[0012]图1为本发明的结构示意图。
【具体实施方式】
[0013]下面结合附图对本发明作进一步的说明。
[0014]实施例1
如图1所示的一种两通道并行信号处理模块，包括VPX背板连接器以及与VPX背板连接器连接的第一 FPGA和两个DSP，所述第一 FPGA连接有第二 FPGA和第三FPGA，所述两个DSP均分别连接有DDR2 SDRAM和NOR FLASH存储器。
[0015]本实施例中外部并行模拟信号通过VPX背板连接器分别通过两个DSP转换成数字信号，并进行修改和强化，再通过DSP处理输入到第一 FPGA，第一 FPGA将两个并行信号分别输送到第二 FPGA和第三FPGA分开处理，保证处理量的同时也可避免数据出错，再将处理后的信号返回相应的DSP内，并通过DDR2 SDRAM和NOR FLASH存储器进行数据存储和冗余备份，存储后处理信号再通过VPX背板连接器输出实现信号处理。DDR2 SDRAM和NOR FLASH存储器均可设置多用于增加存储量。
[0016]本实施例通过采用VPX总线方式，通过VPX背板连接器实现了各个FPGA和DSP以及DDR2 SDRAM和NOR FLASH存储器的连接，采用VPX总线的通信方式不仅充分利用了 FPGA和DSP的性能，而且通信传输稳定，数据处理能力和运行速度均有所提高，提高了信号处理的可靠性和稳定性。
[0017]FPGA即现场可编程门阵列；DSP即微处理器；DDR2 SDRAM即随机存取存储器。
[0018]实施例2
本实施例在实施例1的基础上增加了以下结构:所述两个DSP均通过以太网PHY芯片与VPX背板连接器连接。
[0019]本实施例中为实现多种通信方式，在DSP和VPX背板连接器之间连接以太网PHY芯片用于实现网口通信。
[0020]实施例3
本实施例在实施例1或实施例2的基础上加设了串行解串器，其具体结构为:所述第一FPGA分别通过串行解串器和RS644接口与VPX背板连接器连接。
[0021]本实施例中的串行解串器(B卩SERDES，串行器/解串器)主要用于支持长距离的数据信号传输，提高信号传输稳定性。
[0022]实施例4
本实施例在实施例3的基础上做了进一步优化，具体为:所述第一 FPGA型号为Spartan-6 XC6SLX100,所述第二 FPGA 和第三 FPGA 型号均为 XC5VLX50T。
[0023]本实施例中Spartan-6 XC6SLX100和XC5VLX50T性能优越，成本和功耗低，处理速度快，能很好的实现信号处理，同时降低能耗。
[0024]实施例5
本实施例在上述任一实施例的基础上做了如下优化:所述两个DSP型号为TMS320C6455，所述两个DSP均通过EMIF与第一 FPGA连接。
[0025]本实施例的TMS320C6455型DSP具有速度快、能耗低的特点，同时具有EMIF (SP夕卜部存储器接口，External Memory Interface,是TMS DSP器件上的一种接口，)，两个DSP均通过EMIF与第一 FPGA连接，实现信号数据的高速传输。
[0026]实施例6
实施例6为本发明的最优实施例
本实施例在上述任一实施例的基础上做了如下优化，具体为:所述第二 FPGA和第三FPGA均通过GPIO与第一 FPGA连接。
[0027]本实施例通过GPIO (即General Purpose Input Output，通用输入/输出，简称为GP10，或总线扩展器)实现FPGA之间的连接，用于简化接口。
[0028]如上所述即为本发明的实施例。本发明不局限于上述实施方式，任何人应该得知在本发明的启示下做出的结构变化，凡是与本发明具有相同或相近的技术方案，均落入本发明的保护范围之内。
【权利要求】
1.一种两通道并行信号处理模块，其特征在于:包括VPX背板连接器以及与VPX背板连接器连接的第一 FPGA和两个DSP，所述第一 FPGA连接有第二 FPGA和第三FPGA，所述两个DSP均分别连接有DDR2 SDRAM和NOR FLASH存储器。
2.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于:所述两个DSP均通过以太网PHY芯片与VPX背板连接器连接。
3.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于:所述第一FPGA分别通过串行解串器和RS644接口与VPX背板连接器连接。
4.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于:所述第一FPGA型号为Spartan-6 XC6SLX100,所述第二 FPGA和第三FPGA型号均为XC5VLX50T。
5.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于:所述两个DSP型号为 TMS320C6455。
6.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于:所述两个DSP均通过EMIF与第一 FPGA连接。
7.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于:所述第二FPGA和第三FPGA均通过GPIO与第一 FPGA连接。
【文档编号】G06F13/40GK103678231SQ201310619595
【公开日】2014年3月26日 申请日期:2013年11月29日 优先权日:2013年11月29日
【发明者】万传彬, 陆建国, 王林, 陈刚, 李华, 王云, 樊宏坤 申请人:成都国蓉科技有限公司