核心板的制作方法
【专利摘要】本实用新型公开了一种核心板，其包括核心板本体，其特征在于，核心板本体包括：该核心板本体设有CPU和连接于CPU的Nand?Flash存储器、DataFlash存储器、DDR2SDRAM存储器、电源模块、DM9161网络芯片以及与底板接口的连接器J1和连接器J2。本实用新型的有益效果是：核心板采用高密度6层板（沉金）设计，体积仅为名片大小，集成了CPU、DDR2RAM、NandFlash、DataFlash、网络、采用5V直流供电，超低功耗，B?to?B（2*100）接插件引出各种常用接口资源，适合于用户批量使用。
【专利说明】核心板
【技术领域】
[0001]本实用新型涉及一种核心板。
【背景技术】
[0002]用户对于核心板除在性能上具有较高要求之外，其批量使用的成本也在其考虑范畴之内，而传统的核心板在性能上以及使用成本上均不尽如人意。
实用新型内容
[0003]本实用新型的目的就是为了解决上述问题，提供一种核心板。
[0004]为了实现上述目的，本实用新型采用如下技术方案:
[0005]核心板，其包括核心板本体，其特征在于，核心板本体包括:该核心板本体设有CPU和连接于CPU的Nand Flash存储器、DataFlash存储器、DDR2SDRAM存储器、电源模块、DM9161网络芯片以及与底板接口的连接器Jl和连接器J2。
[0006]其中，CPU为 ATMEL AT91SAM9G45。
[0007]连接器Jl的接口包括一百个管脚，其中，
[0008]第一管脚、第二管脚、第三管脚、第四管脚、第四十二管脚、第五十七管脚、第六十八管脚、第一百管脚均接至地信号；
[0009]第五管脚、第六管脚、第七管脚、第八管脚、第九管脚、第十管脚、第十一管脚、第十二管脚、第十三管脚、第十四管脚接至USB接口 ；
[0010]第十五管脚、第十六管脚、第十七管脚、第十八管脚、第十九管脚、第二十管脚接至JTAG 接口 ；
[0011]第二 H^一管脚、第二十二管脚、第二十三管脚、第二十四管脚、第二十五管脚、第二十六管脚、第二十七管脚、第二十八管脚、第二十九管脚、第三十管脚、第三十一管脚、第三十二管脚、第三十五管脚、第三十六管脚接至ISI接口；
[0012]第三十三管脚、第三十四管脚接至I2C1接口；
[0013]第三十七管脚、第四十管脚接至AC97接口 ；
[0014]第四^^一管脚接至BZR接口；
[0015]第四十三管脚、第四十四管脚接至DB⑶接口 ；
[0016]第四十五管脚、第四十六管脚接至UARTO接口 ；
[0017]第四十七管脚~第五十管脚接至UARTl接口；
[0018]第五^^一管脚~第五十四管脚接至UART2接口；
[0019]第五十五管脚、第五十六管脚接至UART3接口；
[0020]第五十八管脚~第六十管脚接至PWM接口；
[0021 ] 第六H^一管脚接至TIOBO接口 ；
[0022]第六十二管脚~第六十七管脚接至PIO接口；
[0023]第六十九管脚接至IRQ接口；[0024]第七十管脚?第九十七管脚、第九十八管脚、第九十九管脚接至EBI接口。
[0025]连接器J2的接口包括一百个管脚，其中，
[0026]第一管脚、第十管脚、第三十三管脚、第六十五管脚、第六十六管脚、第七十五管脚接至地信号；
[0027]第二管脚接至AVDDT接口 ；
[0028]第三管脚、第五管脚接至TPRX接口 ；
[0029]第四管脚、第六管脚接至TPTX接口 ；
[0030]第七管脚、第八管脚接至LED接口；
[0031]第九管脚、第十一管脚、第十二管脚、第十三管脚、第十四管脚接至SPIl接口 ；
[0032]第十五管脚?第二十二管脚接至MCII接口；
[0033]第二十三管脚接至I2C0接口 ；
[0034]第二十四管脚接至ISCO接口；
[0035]第二十五管脚?第三十二管脚接至MCIO接口 ；
[0036]第三十四管脚?第六十四管脚接至IXD接口 ；
[0037]第六十七管脚?第七十管脚接至TSC接口；
[0038]第七十一管脚?第七十四管脚接至ADC接口 ；
[0039]第七十六管脚接至VDDBU接口 ；
[0040]第七十七管脚?第九十二管脚接口接至KEY接口 ；
[0041 ]第九十三管脚接至nRESET接口 ；
[0042]第九十四管脚接至WAKEUP接口 ；
[0043]第九十五管脚接至SHUTDN接口 ；
[0044]第九十六管脚为空引脚NC ；
[0045]第九十七管脚?第一百管脚接至VD接口。
[0046]本实用新型具有如下有益效果:
[0047]核心板采用高密度6层板(沉金)设计，体积仅为名片大小，集成了 CPU、DDR2RAM、NandFlash、DataFlash、网络、采用5V直流供电，超低功耗，B to B (2*100)接插件引出各种常用接口资源，适合于用户批量使用。
【专利附图】
【附图说明】
[0048]图1为核心板结构示意图。
[0049]图2为核心板原理框图。
[0050]图3为核心板中Jl连接器引脚的电路原理图。
[0051]图4为核心板中J2连接器引脚的电路原理图。
【具体实施方式】
[0052]为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本实用新型。
[0053]如图1、图2所示，核心板，其包括核心板本体I，核心板本体包括:该核心板本体设有CPU2和连接于CPU的Nand Flash存储器3、DataFlash存储器4、DDR2SDRAM存储器9、电源模块5、DM9161网络芯片6以及与底板接口的连接器Jl和连接器J2。
[0054]其中，CPU为 ATMEL AT91SAM9G45。
[0055]核心板资源说明:
[0056]CPU处理器
[0057].ATMEL AT91SAM9G45, ARM926EJ-S 内核
[0058].主频 400MHz
[0059]DDRRAM 内存
[0060].128MB DDR2RAM，133MHz，32bit 数据总线
[0061]FLASH 存储
[0062].板载 512K DataFlash (DB45041D)
[0063]?板载128M*8bits NandFlash (K9F1G08U0B)可根据客户要求更换大容量或者工业级芯片
[0064]接口资源
[0065].2*100pin0.8mm间距BtoB接插件经过350°C高温测试、抗震测试
[0066]板载其他资源
[0067]-DM9161网络芯片，完美支持10M/100M网口自适应采用MII模式，和RMII模式相比具有更强的兼容性
[0068].电源管理，提供1.8V、3.3V、5.0V电压输入
[0069]PCB规格尺寸
[0070].采用6层PCB板高精度工艺，具有最佳的电气性能和抗干扰性能
[0071].74x53x1.5mm
[0072]温湿度工作参数
[0073].工作温度:-20°C _70°C批量用户可定制_40°C _85°C工业级温宽
[0074].工作湿度:5%到95%，非凝结
[0075]超低功耗
[0076].5V直流电压供电，单板超低功耗，小于IW
[0077]操作系统支持
[0078].Linux2.6.30+QT2.3/QT4
[0079].WindowsCE6.0
[0080]参见图3、4所示，两图示出了连接器J1、J2引脚的电路原理图。
[0081]连接器Jl的接口包括一百个管脚，其中，
[0082]第一管脚、第二管脚、第三管脚、第四管脚、第四十二管脚、第五十七管脚、第六十八管脚、第一百管脚均接至地信号；
[0083]第五管脚、第六管脚、第七管脚、第八管脚、第九管脚、第十管脚、第十一管脚、第十二管脚、第十三管脚、第十四管脚接至USB接口(“HDPB ”、“HDMB ”、“HDPA”和“HDMA”管脚提供USB接口的串行数据的传输线路)；
[0084]第十五管脚、第十六管脚、第十七管脚、第十八管脚、第十九管脚、第二十管脚接至JTAG接口(联合测试行动组接口)；
[0085]第二 H^一管脚、第二十二管脚、第二十三管脚、第二十四管脚、第二十五管脚、第二十六管脚、第二十七管脚、第二十八管脚、第二十九管脚、第三十管脚、第三十一管脚、第三十二管脚、第三十五管脚、第三十六管脚接至ISI接口(图像传感器接口)；
[0086]第三十三管脚、第三十四管脚接至I2C1接口(串行通讯总线接口 I)；
[0087]第三十七管脚、第四十管脚接至AC97接口(音频接口)；
[0088]第四^^一管脚接至BZR接口(蜂鸣器接口)；
[0089]第四十三管脚、第四十四管脚接至DB⑶接口(调试串口)；
[0090]第四十五管脚、第四十六管脚接至UARTO接口(通用异步收发传输接口 O)；
[0091]第四十七管脚~第五十管脚接至UARTl接口(通用异步收发传输接口 I);
[0092]第五十一管脚~第五十四管脚接至UART2接口(通用异步收发传输接口 2)；
[0093]第五十五管脚、第五十六管脚接至UART3接口(通用异步收发传输接口 3)；
[0094]第五十八管脚~第六十管脚接至PWM接口(脉冲宽度调制接口)；
[0095]第六H^一管脚接至TIOBO接口(定时器接口)；
[0096]第六十二管脚~第六十七管脚接至PIO接口(通用输入输出接口)；
[0097]第六十九管脚接至IRQ接口(中断接口)；
[0098]第七十管脚~第九十七`管脚、第九十八管脚、第九十九管脚接至EBI接口(外部总线接口)。
[0099]连接器J2的接口包括一百个管脚，其中，
[0100]第一管脚、第十管脚、第三十三管脚、第六十五管脚、第六十六管脚、第七十五管脚接至地信号；
[0101]第二管脚接至AVDDT接口(网络电压接口)；
[0102]第三管脚、第五管脚接至TPRX接口(百兆网络接收接口)；
[0103]第四管脚、第六管脚接至TPTX接口(百兆网络发送接口)；
[0104]第七管脚、第八管脚接至LED接口(发光二极管接口)；
[0105]第九管脚、第十一管脚、第十二管脚、第十三管脚、第十四管脚接至SPIl接口(串行外围设备接口 I);
[0106]第十五管脚~第二十二管脚接至MCII接口( SD卡I接口)；
[0107]第二十三管脚接至I2C0接口(串行通讯总线接口 O)；
[0108]第二十四管脚接至ISCO接口(数字音频数据传输总线接口)；
[0109]第二十五管脚~第三十二管脚接至MCIO接口(SD卡O接口)；
[0110]第三十四管脚~第六十四管脚接至IXD接口(液晶显示器接口)；
[0111]第六十七管脚~第七十管脚接至TSC接口(触摸屏接口)；
[0112]第七十一管脚~第七十四管脚接至ADC接口(模数转换器接口)；
[0113]第七十六管脚接至VDDBU接口(电池电源接口)；
[0114]第七十七管脚~第九十二管脚接口接至KEY接口(按键接口)；
[0115]第九十三管脚接至nRESET接口(复位接口)；
[0116]第九十四管脚接至WAKEUP接口(唤醒接口)；
[0117]第九十五管脚接至SHUTDN接口(关闭接口)；
[0118]第九十六管脚不接(空引脚)；
[0119]第九十七管脚~第一百管脚接至VD接口(3.3V电源接口)。[0120]主板接口及定义:
[0121]Jl，J2引脚定义:主板扩展
[0122]
【权利要求】
1.核心板,其包括核心板本体,其特征在于,核心板本体包括:该核心板本体设有CPU和连接于CPU的Nand Flash存储器、DataFlash存储器、DDR2SDRAM存储器、电源模块、DM9161网络芯片以及与底板接口的连接器Jl和连接器J2。
2.如权利要求1所述的新型核心板，其特征在于，其中，CPU为ATMELAT91SAM9G45。
3.如权利要求1所述的新型核心板，其特征在于，连接器Jl的接口包括一百个管脚，其中， 第一管脚、第二管脚、第三管脚、第四管脚、第四十二管脚、第五十七管脚、第六十八管脚、第一百管脚均接至地信号； 第五管脚、第六管脚、第七管脚、第八管脚、第九管脚、第十管脚、第十一管脚、第十二管脚、第十三管脚、第十四管脚接至USB接口 ； 第十五管脚、第十六管脚、第十七管脚、第十八管脚、第十九管脚、第二十管脚接至JTAG接口 ； 第二十一管脚、第二十二管脚、第二十三管脚、第二十四管脚、第二十五管脚、第二十六管脚、第二十七管脚、第二十八管脚、第二十九管脚、第三十管脚、第三十一管脚、第三十二管脚、第三十五管脚、第三十六管脚接至ISI接口； 第三十三管脚、第三十四管脚接至I2C1接口 ； 第三十七管脚、第四十管脚接至AC97接口 ； 第四十一管脚接至BZR接口 ； 第四十三管脚、第四十四管脚接至DB⑶接口 ； 第四十五管脚、第四十六管脚接至UARTO接口 ； 第四十七管脚~第五十管脚接至UARTl接口 ； 第五十一管脚~第五十四管脚接至UART2接口 ； 第五十五管脚、第五十六管脚接至UART3接口 ； 第五十八管脚~第六十管脚接至PWM接口 ； 第六H^一管脚接至TIOBO接口 ； 第六十二管脚~第六十七管脚接至PIO接口 ； 第六十九管脚接至IRQ接口； 第七十管脚~第九十七管脚、第九十八管脚、第九十九管脚接至EBI接口。
4.如权利要求1所述的新型核心板，其特征在于，连接器J2的接口包括一百个管脚，其中， 第一管脚、第十管脚、第三十三管脚、第六十五管脚、第六十六管脚、第七十五管脚接至地信号； 第二管脚接至AVDDT接口 ； 第三管脚、第五管脚接至TPRX接口 ； 第四管脚、第六管脚接至TPTX接口 ； 第七管脚、第八管脚接至LED接口 ； 第九管脚、第十一管脚、第十二管脚、第十三管脚、第十四管脚接至SPIl接口 ； 第十五管脚~第二十二管脚接至MCIl接口 ； 第二十三管脚接至I2C0接口 ；第二十四管脚接至ISCO接口 ；第二十五管脚~第三十二管脚接至MCIO接口 ；第三十四管脚~第六十四管脚接至IXD接口 ；第六十七管脚~第七十管脚接至TSC接口 ；第七十一管脚~第七十四管脚接至ADC接口 ；第七十六管脚接至VDDBU接口 ；第七十七管脚~第九十二管脚接口接至KEY接口 ；第九十三管脚接至nRESET接口 ；第九十四管脚接至WAKEUP接口 ；第九十五管脚接至SHUTDN接口 ；第九十六管脚为空引脚NC;第九十七管脚~第 一百管脚接至VD接口。
【文档编号】G06F1/16GK203480375SQ201320559048
【公开日】2014年3月12日 申请日期:2013年9月9日 优先权日:2013年9月9日
【发明者】楼斌 申请人:杭州启扬智能科技有限公司