一种pcb板的制作方法及pcb板的制作方法
【技术领域】
[0001]本发明涉及一种PCB板的制作方法及PCB板，属于PCB板制作工艺技术领域。
【背景技术】
[0002]随着现代社会电子产品的高速发展，PCB板变得越来越多功能化和高集成化，高密度化和高孔径比成为PCB板布线的突出特征，这导致用于贴片的焊盘和VIP孔(为了使层与层之间的布线空间更广、自由度更大，当前的结构设计是直接将导通孔或微盲孔设在焊盘中，这种导通孔或微盲孔称为VIP孔一Via in pad，即盘中孔。)与过线孔之间的距离越来越近，并使具有VIP孔的焊盘上件后进行波峰焊接时，容易漏锡造成锡搭桥短路，因此在PCB板制作阶段，VIP孔一般都需要作塞孔处理。
[0003]传统技术中，具有塞位孔和非塞位孔PCB板的制作方法，如图1所示，包括如下步骤:
1)对基板I进行钻孔，钻出塞位孔和非塞位孔；
2)—次沉铜，在非导电的钻孔孔壁上沉积一层细致的铜层；
3)—次全板电镀，控制电流密度和电镀时间，在钻孔和基板I表面镀上一层厚度符合要求的铜层；
4)使用塞孔铝片网板对需要塞孔的钻孔填充树脂3进行塞孔；
5)对基板I进行预烘，使树脂3固化；
6)将树脂塞位孔的孔口磨平整；
7)基板I外层图形转移，使用酸性蚀刻菲林对一次全板电镀后的基板I进行图形转移;
8)对外层图形转移后的基板I外层进行酸性蚀刻，形成精细、密集线路。
[0004]上述现有技术中PCB板的制作方法具有如下技术缺陷:在对基板I上的塞位孔使用塞孔铝片网板进行树脂塞孔操作时，没有对非塞位孔采取保护措施，树脂油墨容易进入到非塞位孔内部，污染非塞位孔内壁上的导电铜层；尤其是对于一些布线高密度化的PCB板，塞位孔与非塞位孔之间的距离往往非常接近，有时甚至小于12mil，这使得在对塞位孔进行树脂塞孔操作时很难保证非塞位孔内部不进入树脂油墨。
[0005]非塞位孔通常是作为检测PCB板电路通断用的检测孔，在检测电路通断时，需要将检测探针探测到非塞位孔孔壁并与非塞位孔内部的铜层电连接，而树脂油墨进入到非塞位孔内部后，很容易附着在非塞位孔内部的铜层上，并造成检测探针与非塞位孔内部铜层之间的电连接不稳定，严重影响PCB板在通断测试时对板件电气性能等功能性问题的判定。
【发明内容】
[0006]因此，本发明的目的在于克服现有技术中PCB板的制作方法没有对非塞位孔进行保护，树脂油墨容易进入到非塞位孔内部，并造成检测探针与非塞位孔内部铜层之间电连接不稳定，以致严重影响PCB板在通断测试时对板件电气性能等功能性问题判定的技术缺陷，从而提供一种能够避免树脂油墨进入到非塞位孔内部，不影响检测探针与非塞位孔内部铜层之间电连接作用，因而不会影响PCB板在通断测试时对板件电气性能等功能性问题判定的具有塞位孔和非塞位孔距离过近的PCB板的制作方法。
[0007]本发明的另一目的在于提供一种采用上述制作方法制作而成的PCB板。
[0008]为此，本发明提供一种PCB板的制作方法，包括如下步骤:
在所述基板上钻出塞位孔；
在所述基板板面上镀上第一铜层，在所述塞位孔内壁上镀铜；
采用树脂填充所述塞位孔，直至所述树脂突出于所述塞位孔的孔口 ；
对突出于所述塞位孔孔口的树脂进行减料处理，使所述树脂突出于所述孔口的表面与所述第一铜层的表面在高度上相平齐；
在所述基板上钻出非塞位孔；
在所述第一铜层上镀上第二铜层，在所述非塞位孔的内壁上镀铜；
对所述基板进行图形转移；
对图形转移后的所述基板进行蚀刻，形成导电线路。
[0009]还对所述第一铜层进行减料处理，并将因减料处理而凸出于所述第一铜层的树脂部分再次进行减料处理，以使所述树脂突出于所述孔口的表面与所述第一铜层的表面在高度上再次平齐。
[0010]采用磨平的方式对所述树脂进行减料处理，采用超声波水洗的方式将磨掉的部分树脂冲洗干净，并在冲洗完毕后，将所述基板烘干。
[0011]对树脂进行减料处理时，控制磨板速度为1.0-2.0m/min ;采用超声波水洗时，控制水洗压力为1.5-2.5Kg/cm2;烘干时，控制烘干温度为45_85°C。
[0012]在对所述塞位孔的内壁进行镀铜之前，使用化学方法活化非导电的所述塞位孔内壁，使所述塞位孔内壁沉积一层厚0.3-0.6 μπι的铜层。
[0013]采用所述树脂填充所述塞位孔的具体方法为:将具有通孔的铝片固定在所述基板上，使所述通孔与所述塞位孔对应；将所述树脂放置在所述铝片上，使用刮刀在所述铝片上以一定的压力和速度来回刮动，以将位于所述铝片上的所述树脂填充进入所述塞位孔内部。
[0014]采用所述树脂填充所述塞位孔的步骤中，控制所述树脂的粘度为300-500psi，控制所述刮刀的压力为3-5Kg/cm2，速度为50-160mm/s。
[0015]还包括在采用所述树脂填充塞位孔后，在对所述树脂进行减料处理之前进行的如下步骤:首先采用70-90°C的温度对所述基板预烘20-40min，然后采用110_130°C的温度对所述基板预烘40-60min，最后采用150-170 °C的温度对所述基板烘烤20_40min，以使填充进入到所述塞位孔内部的所述树脂固化。
[0016]在对所述非塞位孔的内壁镀铜之前，使用化学方法活化非导电的所述非塞位孔内壁，使所述非塞位孔内壁沉积一层厚0.3-0.6 μπι的铜层。
[0017]本发明还提供一种PCB板，采用上述PCB板的制作方法制作而成。
[0018]本发明的PCB板的制作方法及PCB板具有以下优点:
1.本发明提供的PCB板的制作方法，首先在基板上钻出塞位孔，然后在对基板的板面和塞位孔内壁进行电镀后，使用树脂填充塞位孔，从而完成塞位孔的制作；接着再在基板上钻出非塞位孔，对基板的板面进行二次电镀的同时对非塞位孔的内壁进行电镀镀铜，从而完成非塞位孔的制作。通过上述两次钻孔，两次电镀的制作方法，成功避免了现有技术中对塞位孔填充树脂时容易对距离过近的非塞位孔造成树脂污染的问题，使得制作完成的PCB板上非塞位孔内部十分清洁，当对PCB板进行通断测试时，将探针探测到非塞位孔孔壁后，探针能够与位于非塞位孔内壁上的导电铜层紧密接触导通，从而能够大大提升对PCB板电气性能等功能性问题的判定准确性。本发明PCB板的制作方法，在对基板的板面进行二次电镀时，能够在填充完毕树脂的塞位孔孔口表面上电镀一层铜，从而使得具有塞位孔焊盘(VIP焊盘)的有效导通面积加大，也即导电铜层的面积加大，从而有助于贴件的品质和贴件后广品可靠性的提升。
[0019]2.本发明PCB板的制作方法，由于需要对基板的板面两次镀铜，对第一铜层进行减料处理，能够避免两次镀铜在基板板面上镀上过厚的铜层，从而有利于后期使用药水蚀刻铜层形成导电线路。
[0020]3.本发明PCB板的制作方法，采用磨平的方式对树脂进行减料处理，并控制磨板速度为1.0-2.0m/min，超声波水洗压力为1.5-2.5Kg/cm2，可使位于塞位孔孔口的树脂表面与基板板面铜层的表面在高度上平齐，并使磨除的树脂被冲洗干净，避免对后续工序造成干扰。
[0021]4.本发明PCB板的制作方法，在对塞位孔的内壁进行镀铜之前，使用化学方法活化非导电的塞位孔内壁，使塞位孔内壁上沉积一层厚0.3-0.6 μπι的铜层，当对基板板面进行电镀时，可以更容易的在塞位孔内壁上电镀一层铜，更好实现位于塞位孔上下两侧铜层的导通。
[0022]5.本发明PCB板的制作方法，采用具有通孔的铝片，并通过将铝片固定在基板上，使位于铝片上的通孔与位于基板上的塞位孔相对应后，在铝片上放置树脂，然后使用刮刀将树脂填充进入塞位孔内部的方式实现树脂填充，不仅能够避免树脂对基板板面的污染，而且能够使得填充后的树脂具有一个平齐的端面，便于使用磨板磨平。
[0023]6.本发明PCB板的制作方法，在对非塞位孔的内壁进行镀铜之前，使用化学方法活化非导电的非塞位孔内壁，使非塞位孔内壁上沉积一层厚0.3-0.6 μπι的铜层，当对基板板面进行电镀时，可以更容易的在非塞位孔内壁上电镀一层铜，更好实现位于非塞位孔上下两侧铜层的导通。
[0024]7.本发明还提供一种PCB板，因其采用特定的制作方法制作而成，因而具有因上述制作方法而带来的所有优点。
【附图说明】
[0025]图1是现有技术中PCB板制作方法的原理示意图。
[0026]图2是实施例1中PCB板制作方法的原理示意图。
[0027]图中附图标记表示为:1_基板，11-第一铜层，12-第二铜层，2-塞位孔，3_树脂，4-非塞位孔，5-图形转移层。
【具体实施方式】
[0028]下面结合附图对本发明提供的一种PCB板的制作方法及PCB板做进一步的详细说明。
[0029]实施例1
本实施例提供一种PCB板的制作方法，如图2所示，包括如下步骤:
O取基板1，在基板I上钻出塞位孔2 ;
2)对基板I进行第一次电镀，以在基板I板面上镀上第一铜层11，并在塞位孔2内壁上镀铜；
3)采用具有通孔的铝片，然后将铝片固定在基板I上，并使通孔与塞位孔2对应，接着将树脂3放置在铝片上，使用刮刀在铝片上以一定的压力和速度来回刮动，从而将位于铝片上的树脂3填充进入塞位孔2内部，直至树脂3突出于塞位孔2的孔口 ；在此过程中，控制树脂3的粘度为400psi，控制刮刀的压力为4Kg/cm2，速度为120mm/s ；
4)采用磨平的方式对树脂3进行减料处理，使树脂3突出于塞位孔2孔口的表面与第一铜层11的表面在高度上相平齐，采用超声波水洗的方式将磨掉的部分树脂3冲洗干净，并在冲洗完毕后，将基板I烘干；在此过程中，控制磨板速度为1.5m/min，超声波水洗压力为2Kg/cm2;烘干温度为60°C ;
5)在基板I上钻出非塞位孔4;
6)对基板I进行第二次电镀，以在第一铜层11上镀上第二铜层12，并在非塞位孔4内壁上镀铜；
7)对所述基板I进行图形转移，形成图形转移层5;
8)对图形转移后的所述基板I进行蚀刻，形成导电线路。
[0030]本实施例中PCB板的制作方法，通过两次钻孔，两次电镀，成功避免了现有技术中对塞位孔2填充树脂3时容易对距离过近的非塞位孔4造成树脂污染的问题，使得制作完成的PCB板上非塞位孔4内部十分清洁，当对PCB板进行通断测试时，将探针探测到非塞位孔4孔壁后，探针能够与位于非塞位孔4内壁上的导电铜层紧密接触导通，从而能够大大提升对PCB板电气性能等功能性问题的判定效率。本实