射频识别中的解调电路的制作方法
【专利摘要】本实用新型公开了一种射频识别中的解调电路，包括：一耦合电路，将信号从读卡机端耦合到射频识别卡片端；一检波滤波电路，与耦合电路相连接，将经过整流后的电流信号检出并转换成电压信号；同时对信号中的载波信号进行滤波；一高通电路，与检波滤波电路相连接，用于隔直流电压信号，使得数据交流信号可以通过；一放大电路，与高通电路相连接，用于将高通电路输出的数据交流信号进一步放大；一迟滞比较器电路，与放大电路相连接，用于对放大后的数据交流信号进行比较，从而解调出对应的数据信号；一驱动电路，用于对迟滞比较器电路解调出的数据信号进行驱动。本实用新型能够提高解调精度和稳定性。
【专利说明】射频识别中的解调电路
【技术领域】
[0001]本实用新型涉及模拟集成电路中解调电路领域，特别是涉及一种射频识别中的解调电路。
【背景技术】
[0002]在射频识别电路设计中，解调电路是核心模块之一，解调电路需要将载波中的数据信号解调出来再输入给数字模块作后续处理。对于射频识别的标签而言，信号首先通过电感耦合到射频识别卡片，经过整流后输出给解调电路。解调电路一般由耦合电路，检波滤波电路，高通电路，放大电路，施密特触发电路以及驱动电路组成，如图1所示。由于载波信号中有高频的载波信号和低频的数据信号，所以解调电路首先需要将低频的数据信号检测出来，同时滤掉高频的载波信号以免影响后续的数据解调。解调电路中的检波滤波电路就是将经过整流后的电流信号检出并转换成电压信号，同时对信号中的载波信号进行滤波，尽量衰减其载波信号的幅度。高通电路主要是隔离直流电压信号，使得数据交流信号可以通过且将数据信号送入到后续的放大电路中。放大电路是将检波出来的信号进一步放大。施密特触发电路是对放大的信号进行比较，从而解调出对应的数字信号。驱动电路是进一步驱动解调出来的数字信号，以便送给数字电路进一步处理。由于在射频识别中，信号的幅度受场强的影响，在小场强下信号幅度就会比较小。而施密特触发电路可能难以触发，如果触发不到就会导致解调失败。对于高速通讯的包络，其信号幅度也相对较小，即使放大后其信号幅度也不是很大，也很容易导致无法解调出信号。如果施密特触发电路设置的过于灵敏，又容易被噪声所干扰导致信号的误解调。而且传统的施密特触发电路的设置也比较困难，受工艺的影响也很大。
实用新型内容
[0003]本实用新型要解决的技术问题是提供一种射频识别中的解调电路，能够提高解调精度和稳定性。
[0004]为解决上述技术问题，本实用新型的射频识别中的解调电路，包括:
[0005]一耦合电路，用于将输入信号从读卡机端耦合到射频识别卡片端；
[0006]一检波滤波电路，与所述耦合电路相连接，用于将经过整流后的电流信号检出并转换成电压信号；同时对电压信号中的载波信号进行滤波；
[0007]—高通电路，与所述检波滤波电路相连接，用于隔直流电压信号，使得数据交流信号可以通过；
[0008]一放大电路，与所述高通电路相连接，用于将高通电路输出的数据交流信号进一步放大；
[0009]一迟滞比较器电路，与所述放大电路相连接，用于对放大后的数据交流信号进行比较，从而解调出对应的数据交流信号；
[0010]一驱动电路，与所述迟滞比较器电路相连接，用于对所述迟滞比较器电路解调出的数据交流信号进行驱动。
[0011]本实用新型在传统解调电路的基础上用迟滞比较器代替施密特触发器；由于迟滞比较器的工作稳定性高，迟滞电压值设计相对容易，可以设计的灵敏一点；迟滞比较器受工艺和温度的影响比较小；迟滞比较器的输入直流电压值都在同一个偏置电压上，这样就可以进一步提闻其工作的稳定性。因此，本实用新型能提闻解调精度及稳定性，从而提闻小场强和高速率通信时的解调性能。
[0012]本实用新型适用于高频射频识别。
【专利附图】
【附图说明】
[0013]下面结合附图与【具体实施方式】对本实用新型作进一步详细的说明:
[0014]图1是现有的解调电路原理图；
[0015]图2是所述射频识别中的解调电路原理图。
【具体实施方式】
[0016]参见图2所示,所述射频识别中的解调电路在下面的实施例中，包括:一稱合电路，一检波滤波电路，一高通电路，一放大电路，一迟滞比较器电路，一驱动电路。
[0017]所述稱合电路包括第一电感L21,第二电感L22和第一电容C21。第一电容C21并联在第二电感L22的两端，输入信号IN通过第一电感L21和第二电感L22耦合到射频识别卡片端，并与第一电容C21发生谐振，这样就将输入信号从读卡器端耦合到了射频识别卡片端。
[0018]所述检波滤波电路包括第一 NMOS晶体管丽21，第二 NMOS晶体管丽22，第一电阻R21和第二电容C22。第一 NMOS晶体管MN21的栅极和漏极与第二电感L22的一端相连接，第二 NMOS晶体管丽22的栅极和漏极与第二电感L22的另一端相连接，第一 NMOS晶体管丽21和第二 NMOS晶体管丽22的源极与第一电阻R21和第二电容C22的一端相连接，第一电阻R21和第二电容C22的另一端接地。第一 NMOS晶体管丽21和第二 NMOS晶体管丽22相当于二极管，与第一电阻R21和第二电容C22 —起构成检波滤波电路,将包络信号从载波信号中检波出来，同时对27MHz的高频载波信号进行滤波，尽量衰减高频载波信号的幅度，以便不影响后续模块对低频数据信号的处理效果。
[0019]所述高通电路包括第三NMOS晶体管丽23，第四NMOS晶体管丽24，第五NMOS晶体管MN25，第六NMOS晶体管MN26，第一 PMOS晶体管MP21，第二 PMOS晶体管MP22，第三PMOS晶体管MP23，第四PMOS晶体管MP24和第三电容C23。
[0020]第一 PMOS晶体管MP21和第三PMOS晶体管MP23的源极与电源电压VDD端相连接；第一 PMOS晶体管MP21的栅极与第二 PMOS晶体管MP22的栅极和漏极，第三NMOS晶体管丽23的栅极和漏极，第四NMOS晶体管丽24的栅极，第三PMOS晶体管MP23的栅极，第六NMOS晶体管丽26的栅极相连接，其连接的节点记为偏置电压VB端；第一 PMOS晶体管MP21的漏极与第二 PMOS晶体管MP22的源极相连接；第三NMOS晶体管丽23的源极与第四NMOS晶体管丽24的漏极相连接；第四NMOS晶体管丽24的源极接地。第三PMOS晶体管MP23的漏极与第四PMOS晶体管MP24的源极相连接；第四PMOS晶体管MP24的栅极和漏极与第五NMOS晶体管MN25的栅极和漏极以及第三电容C23的一端相连接；第三电容C23的另一端与所述检波滤波电路中的第一 NMOS晶体管丽21和第二 NMOS晶体管丽22的源极相连接。第五NMOS晶体管丽25的源极与第六NMOS晶体管丽26的漏极相连接，第六NMOS晶体管丽26的源极接地。
[0021 ] 第一 PMOS晶体管MP21，第二 PMOS晶体管MP22，第三NMOS晶体管MN23，第四NMOS晶体管丽24构成分压偏置电路，调整MOS晶体管的尺寸就能将偏置电压VB端的电压值调整成电源电压VDD的电压值的一半。第三PMOS晶体管MP23，第四PMOS晶体管MP24，第五NMOS晶体管MN25，第六NMOS晶体管MN26的输出端构成一个高阻点，其等效的阻抗很大，和第三电容C23形成高通滤波器，将检波后信号中的直流分量滤出，使得数据交流信号可以通过然后再将数据交流信号输入到后续的放大电路中。
[0022]所述放大电路包括第七NMOS晶体管MN27，第八NMOS晶体管MN28，第九NMOS晶体管MN29，第十NMOS晶体管MN30，第五PMOS晶体管MP25，第六PMOS晶体管MP26，第七PMOS晶体管MP27，第八PMOS晶体管MP28。
[0023]第五PMOS晶体管MP25的源极和第七PMOS晶体管MP27的源极与电源电压VDD端相连接。第五PMOS晶体管MP25的栅极与第八NMOS晶体管丽28的栅极，第七PMOS晶体管MP27的栅极，第八PMOS晶体管MP28的栅极，第九NMOS晶体管MN29的栅极，第十NMOS晶体管丽30的栅极，所述高通电路中第四PMOS晶体管MP24的漏极相连接。第五PMOS晶体管MP25的漏极与第六PMOS晶体管MP26源极相连接；第六PMOS晶体管MP26的栅极和漏极与第七NMOS晶体管丽27的栅极和漏极，第八PMOS晶体管MP28的漏极，第九NMOS晶体管丽29的漏极相连接；第七NMOS晶体管丽27的源极与第八NMOS晶体管丽28的漏极相连接，其连接的节点作为放大电路的输出端；第八NMOS晶体管丽28的源极接地。第七PMOS晶体管MP27的漏极与第八PMOS晶体管MP28的源极相连接；第九NMOS晶体管丽29的源极与第十NMOS晶体管丽30的漏极相连接，第十NMOS晶体管丽30的源极接地。
[0024]第五PMOS晶体管MP25，第六PMOS晶体管MP26，第七NMOS晶体管丽27，第八NMOS晶体管丽28组成一个线性增益放大器，其特点是当信号幅度在偏置电压VB点附近时，其输出电压几乎不变，这样可以有效的`抑制偏置电压VB电压值附近的噪声。第七PMOS晶体管MP27，第八PMOS晶体管MP28，第九NMOS晶体管MN29，第十NMOS晶体管MN30组成一个交流放大器，其特点是当信号幅度稍微偏离偏置电压VB电压值时，其输出电压就会被反向放大。因此，当线性增益放大器和交流放大器组合在一起形成一个放大电路时，其特点就是可以抑制偏置电压VB附近的噪声，同时可以有效放大包络信号以便给后续模块处理。
[0025]所述迟滞比较器电路CZBJ的一输入端输入偏置电压VB，另一输入端与所述放大电路的输出端相连接。所述迟滞比较器电路是对输入的两个信号进行比较，根据比较结果再将输出结果输入给驱动电路。迟滞比较器设计相对成熟，迟滞量也比较容易设计和控制，且受温度和工艺影响相对较小。本实施例中迟滞比较器电路的一输入端是直接与偏置电压VB端相连接的，另一输入端输入的是在偏置电压VB的基础上传导过来的，其直流电压和偏置电压VB几乎一样，因此这种接法能更好的抑制噪声的干扰。
[0026]所述驱动电路，包括第十一 NMOS晶体管MN31，第十二 NMOS晶体管MN32，第九PMOS晶体管MP29，第十PMOS晶体管MP30。
[0027]第九PMOS晶体管MP29和第十PMOS晶体管MP30的源极与电源电压VDD端相连接；第九PMOS晶体管MP29的栅极和第十一 NMOS晶体管MN31的栅极与所述迟滞比较器电路的输出端相连接；第九PMOS晶体管MP29的漏极与第十一 NMOS晶体管MN31的漏极，第十PMOS晶体管MP30的栅极，第十二 NMOS晶体管丽32的栅极相连接；第^^一 NMOS晶体管丽31的源极接地。第十PMOS晶体管MP30的漏极与第十二 NMOS晶体管丽32的漏极相连接，其连接的节点作为所述射频识别中的解调电路的输出端口 D0UT。第十二 NMOS晶体管丽32的源极接地。
[0028]所述驱动电路就是将所述迟滞比较器电路的输出信号进行驱动后再输出给数字电路，以便送给数字电路进一步处理。
[0029]传统的解调电路工作在小场强或者高速率时性能不好，甚至会出现无法解调的情况；本实用新型能有效解决其存在的问题，提高小场强和高速率通信时的解调性能。
[0030]虽然本实用新型利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本实用新型的说明，在不背离本实用新型的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。
【权利要求】
1.一种射频识别中的解调电路，包括: 一耦合电路，用于将输入信号从读卡机端耦合到射频识别卡片端； 一检波滤波电路，与所述耦合电路相连接，用于将经过整流后的电流信号检出并转换成电压信号；同时对电压信号中的载波信号进行滤波； 一高通电路，与所述检波滤波电路相连接，用于隔直流电压信号，使得数据交流信号可以通过； 一放大电路，与所述高通电路相连接，用于将高通电路输出的数据交流信号进一步放大；其特征在于，还包括: 一迟滞比较器电路，与所述放大电路相连接，用于对放大后的数据交流信号进行比较，从而解调出对应的数据交流信号； 一驱动电路，与所述迟滞比较器电路相连接，用于对所述迟滞比较器电路解调出的数据交流信号进行驱动。
2.如权利要求1所述的解调电路，其特征在于: 所述耦合电路包括第一电感(L21)，第二电感(L22)和第一电容(C21);第一电容(C21)并联在第二电感(L22)的两端，输入信号(IN)通过第一电感(L21)和第二电感(L22)耦合到射频识别卡片端，并与第一电容(C21)发生谐振； 所述检波滤波电路包括第一 NMOS晶体管(丽21)，第二 NMOS晶体管(丽22)，第一电阻(R21)和第二电容(C22);第一 NMOS晶体管(MN21)的栅极和漏极与第二电感(L22)的一端相连接，第二 NMOS晶体管(MN22)的栅极和漏极与第二电感(L22)的另一端相连接，第一 NMOS晶体管(丽21)和第二 NMOS晶体管(丽22)的源极与第一电阻(R21)和第二电容(C22)的一端相连接，第一电阻(R21)和第二电容(C22)的另一端接地。
3.如权利要求1或2所述的解调电路，其特征在于: 所述高通电路包括第三NMOS晶体管(MN23)，第四NMOS晶体管(MN24)，第五NMOS晶体管(MN25 )，第六NMOS晶体管(MN26 )，第一 PMOS晶体管(MP21)，第二 PMOS晶体管(MP22 )，第三PMOS晶体管(MP23)，第四PMOS晶体管(MP24)和第三电容(C23)； 第一 PMOS晶体管(MP21)和第三PMOS晶体管(MP23)的源极与电源电压VDD端相连接；第一 PMOS晶体管(MP21)的栅极与第二 PMOS晶体管(MP22)的栅极和漏极，第三NMOS晶体管(丽23)的栅极和漏极，第四NMOS晶体管(丽24)的栅极，第三PMOS晶体管(MP23)的栅极，第六NMOS晶体管(丽26)的栅极相连接，其连接的节点记为偏置电压VB端；第一 PMOS晶体管(MP21)的漏极与第二 PMOS晶体管(MP22)的源极相连接；第三NMOS晶体管(丽23)的源极与第四NMOS晶体管(丽24)的漏极相连接；第四NMOS晶体管(丽24)的源极接地； 第三PMOS晶体管(MP23)的漏极与第四PMOS晶体管(MP24)的源极相连接；第四PMOS晶体管(MP24)的栅极和漏极与第五NMOS晶体管(MN25)的栅极和漏极以及第三电容(C23)的一端相连接；第三电容(C23)的另一端与所述检波滤波电路中的第一NMOS晶体管(MN21)和第二 NMOS晶体管(丽22)的源极相连接；第五NMOS晶体管(丽25)的源极与第六NMOS晶体管(MN26)的漏极相连接，第六NMOS晶体管(MN26)的源极接地。
4.如权利要求3所述的解调电路，其特征在于: 所述放大电路包括第七NMOS晶体管(MN27)，第八NMOS晶体管(MN28)，第九NMOS晶体管(MN29)，第十NMOS晶体管(MN30)，第五PMOS晶体管(MP25)，第六PMOS晶体管(MP26)，第七PMOS晶体管(MP27)，第八PMOS晶体管(MP28)； 第五PMOS晶体管(MP25)的源极和第七PMOS晶体管(MP27)的源极与电源电压VDD端相连接?’第五PMOS晶体管(MP25)的栅极与第八NMOS晶体管丽28的栅极，第七PMOS晶体管(MP27)的栅极，第八PMOS晶体管(MP28)的栅极，第九NMOS晶体管(丽29)的栅极，第十NMOS晶体管(丽30)的栅极，所述高通电路中第四PMOS晶体管(MP24)的漏极相连接； 第五PMOS晶体管(MP25)的漏极与第六PMOS晶体管(MP26)源极相连接；第六PMOS晶体管(MP26)的栅极和漏极与第七NMOS晶体管(丽27)的栅极和漏极，第八PMOS晶体管(MP28)的漏极，第九NMOS晶体管(丽29)的漏极相连接；第七NMOS晶体管(丽27)的源极与第八NMOS晶体管丽28的漏极相连接，其连接的节点作为放大电路的输出端；第八NMOS晶体管(丽28)的源极接地；第七PMOS晶体管(MP27)的漏极与第八PMOS晶体管(MP28)的源极相连接；第九NMOS晶体管(MN29)的源极与第十NMOS晶体管丽30的漏极相连接，第十NMOS晶体管(MN30)的源极接地。 第五PMOS晶体管(MP25)，第六PMOS晶体管(MP26)，第七NMOS晶体管(MN27)，第八NMOS晶体管(MN28)组成一个线性增益放大器； 第七PMOS晶体管(MP27)，第八PMOS晶体管(MP28)，第九NMOS晶体管(MN29)，第十NMOS晶体管(MN30)组成一个交流放大器。
5.如权利要求4所述的解调电路，其特征在于:所述迟滞比较器电路的一输入端输入偏置电压VB，另一输入端与所述放大电路的输出端相连接；所述迟滞比较器电路是对输入的两个信号进行比较，根据比较结果再将输出结果输入给驱动电路。
6.如权利要求5所述的解调电路，其特征在于: 所述驱动电路包括第十一 NMOS晶体管(丽31)，第十二 NMOS晶体管(丽32)，第九PMOS晶体管(MP29)，第十PMOS晶体管(MP30)； 第九PMOS晶体管(MP29)和第十PMOS晶体管(MP30)的源极与电源电压VDD端相连接；第九PMOS晶体管(MP29)的栅极和第十一 NMOS晶体管(MN31)的栅极与所述迟滞比较器电路的输出端相连接；第九PMOS晶体管(MP29)的漏极与第十一 NMOS晶体管(丽31)的漏极，第十PMOS晶体管(MP30)的栅极，第十二 NMOS晶体管(MN32)的栅极相连接^一 NMOS晶体管(丽31)的源极接地；第十PMOS晶体管(MP30)的漏极与第十二 NMOS晶体管(丽32)的漏极相连接，其 连接的节点作为所述射频识别中的解调电路的输出端口 DOUT ;第十二 NMOS晶体管(丽32)的源极接地。
7.如权利要求1所述的解调电路，其特征在于:所述迟滞比较器电路的一输入端输入偏置电压VB，另一输入端与所述放大电路的输出端相连接；所述迟滞比较器电路是对输入的两个信号进行比较，根据比较结果再将输出结果输入给驱动电路。
【文档编号】G06K19/077GK203588292SQ201320640020
【公开日】2014年5月7日 申请日期:2013年10月17日 优先权日:2013年10月17日
【发明者】傅志军, 马和良 申请人:上海华虹集成电路有限责任公司