基于fpga的正交调制电路及调试其evm的方法
【技术领域】
[0001]本发明涉及正交调制技术，具体是指基于FPGA的正交调制电路及调试其EVM的方法。
【背景技术】
[0002]对于一些恒包络的调制方案，比如GSM移动通信系统中的GMSK (Gauss MinimumShift Keying:高斯最小频移键控)，相位误差和频差被作为衡量调制精度的指标，然而对于3G中普遍采用的QPSK来说，是一种非恒包络调制，以上两项指标就不足以反映调制精度，因为这种调制方式使得信号除了相位上有误差以外，幅度上也会有误差。所以，对于非恒包络调制精度，一种可以全面衡量信号幅度误差和相位误差的指标误差矢量幅度(EVM:Error Vector Magnitude)被提出来了。
[0003]EVM表征的是调制精度，是衡量现代无线通信系统中数字调制质量的一项关键指标。EVM是发射信号的理想的测量分量I (同相位)和Q(正交相位)(称为基准信号“R”)与实际接收到的测量信号“M”的I和Q分量幅值之间的矢量差。EVM适用于每一个发射和接收的符号。EVM是一个幅值量，表示为一个百分比，但是每个测量点上的相位和幅值误差都是要测量的。很多信号都要测量EVM。可以比较测量信号矢量M和参考信号矢量R得到的误差矢量E来评估EVM。
[0004]在设计正交调制电路时，首先选择满足使用要求的处理器、数模转换芯片和正交调制芯片，诸如转换位宽、通道带宽等，然后根据芯片手册设计中间耦合电路，包含电压偏置电路和滤波器，中间耦合电路的许多参数将影响调制电路的EVM值，其中直流匹配度和带内平衡度影响较大。
[0005]在现有设计过程中，主要根据数模转换芯片和正交调制芯片的偏置电压要求及使用场合下的信号频率和带宽决定耦合电路的偏置电压和滤波参数，耦合电路的组成一般是电阻和电容网络，这需要非常精确的计算出各个电阻和电容的取值，这些取值可能是非标的，而非标电阻和电容在市面上一般无法购买到，在最终生产电路时只能用相近的值代替，再有PCB的走线和材质的不同及生产时所用芯片的个体差异都会影响调制信号的EVM值，使信号质量变差。
【发明内容】
[0006]本发明的目的在于提供一种基于FPGA的正交调制电路及调试其EVM的方法，在配合FPGA使用，未修改硬件的情况下，消除生产误差及芯片个体差异带来的影响，方便快速提高EVM的方法。
[0007]本发明的目的主要通过以下技术方案实现:基于FPGA的正交调制电路，包括以下部件:
输出数字基带信号的FPGA ;
通过数据总线与FPGA连接的DA ； 通过I通道和Q通道与DA连接的电容电阻网络；
与电容电阻网络连接的正交调制器；
FPGA采用分时复用的方式将数字基带信号的I相位数据和Q相位数据送入DA ;
DA通过数据总线接收I相位数据和Q相位数据，并且，DA将I相位数据和Q相位数据转换为模拟的I路基带信号和模拟的Q路基带信号，最后通过I通道将I路基带信号送入电容电阻网络，通过Q通道将Q路基带信号送入电容电阻网络；
电容电阻网络将I路基带信号和Q路基带信号进行直流偏置和滤波处理；
正交调制器对电容电阻网络输出的I路基带信号和Q路基带信号进行正交调制，最后形成RF信号输出。
[0008]所述电容电阻网络包括偏置电路和滤波器，进入电容电阻网络的I路基带信号和Q路基带信号，先经过偏置电路加入直流偏置，再经过滤波电路的滤波处理。
[0009]所述DA的编码方式米用偏移码编码或二进制补码编码。
[0010]基于FPGA的正交调制电路的EVM的调试方法，包括以下步骤:
步骤A、设置初始值:由FPGA根据DA的编码类型选择I相位数据和Q相位数据的初始值，如果DA是偏移码编码，则初始值的MSB位填1，其它位填0，如果DA是二进制补码编码，则初始值的全部位填O ;
步骤B、选定I相位数据的基准零值:通过FPGA逐渐增大I相位数据的值，观察RF信号中心频率的功率是否随I相位数据值的增加而渐渐向底噪降低，如果向底噪降低，则继续增大I相位数据的值，直至RF信号中心频率的功率停止降低开始增加，此时将I相位数据的值改为功率停止降低前的值，将其作为I相位数据的基准零值；如果逐渐增大I相位数据的值，RF信号中心频率的功率没有随I相位数据值的增加而渐渐向底噪降低，此时应逐渐减小I相位数据的值，中心频率的功率会渐渐降低，直至RF信号中心频率的功率停止降低开始增加，此时将I相位数据的值改为功率停止降低前的值，将其作为I相位数据的基准零值；
步骤C、选定Q相位数据的基准零值:通过FPGA逐渐增大Q相位数据的值，观察RF信号中心频率的功率是否随Q相位数据值的增加而渐渐向底噪降低，如果向底噪降低，则继续增大Q相位数据的值，直至RF信号中心频率的功率停止降低开始增加，此时将Q相位数据的值改为功率停止降低前的值，将其作为Q相位数据的基准零值；如果逐渐增大Q相位数据的值，RF信号中心频率的功率没有随Q相位数据值的增加而渐渐向底噪降低，此时应逐渐减小Q相位数据的值，中心频率的功率会渐渐降低，直至RF信号中心频率的功率停止降低开始增加，此时将Q相位数据的值改为功率停止降低前的值，将其作为Q相位数据的基准零值；
步骤D、计算差值:获得I相位数据的基准零值和Q相位数据的基准零值后，I相位数据的基准零值大于初始值，则用I相位数据的基准零值减去初始值后获得差值，在FPGA里编写调制应用程序时I相位数据加上该差值，若I相位数据的基准零值小于初始值，则用初始值减去I相位数据的基准零值后获得差值，在FPGA里编写调制应用程序时I相位数据减去该差值，同样，Q相位数据的基准零值大于初始值时，则用Q相位数据的基准零值减去初始值后获得差值，在FPGA里编写调制应用程序时Q相位数据加上该差值，若Q相位数据的基准零值小于初始值，则用初始值减去Q相位数据的基准零值后获得差值，在FPGA里编写调制应用程序时Q相位数据减去该差值。
[0011]具体的，在步骤A中，如果DA是偏移码编码，则初始值的MSB位填1，其它位填0，则I相位数据和Q相位数据的初始值为:ImsbO0...0Olsb,如果DA是二进制补码编码，则初始值的全部位填0，则I相位数据和Q相位数据的初始值为:0BB00...0(\SB。
[0012]本发明的设计原理为:在本发明中，DA表示数模转换器；EVM为信号幅度误差和相位误差的矢量幅度；FPGA为现场可编程门阵列。数字基带信号由FPGA通过与DA的数据总线进行传输，FPGA在发送数据时采用分时复用的方式分别将I相位数据和Q相位数据送入DA,然后DA再将I相位数据和Q相位数据转换成模拟的I路基带信号和模拟的Q路基带信号并分别通过I通道和Q通道送出，所述I路模拟信号和Q路模拟信号在经偏置电路及滤波电路处理后进入正交调制器混频到载波上形成RF信号，此时，我们可以通过检测RF信号中心频率的功率，由于生产误差及芯片个体差异使得电路参数与设计参数有所差异，而这种差异就会形成信号幅度误差和相位误差，从而使得I相位数据和Q相位数据的初始值，即理论基准零值，与实际的基准零值会发生差异。此时，我们不断通过FPGA，改变FPGA输出的I相位数据和Q相位数据的值，通过观察RF信号中心频率的功率的变化，使得RF信号中心频率的功率不在向底噪降低时，则认为调试减小了信号幅度误差和相位误差的矢量幅度，从而记录当前I相位数据的基准零值和Q相位数据的基准零值，并在FPGA中计算出上述基准零值与理论基准零值的差值，从而在FPGA里编写调制应用程序时减去或加上该差值，就可以减小信号幅度误差和相位误差的矢量幅度。可以看出，在本发明中，我们不用去寻找高精度的电阻设计和调试正交调制电路，避免了在调试过程中不停地更换偏置电路和滤波电路中的电阻，从而防止多次焊接损坏PCB。
[0013]综上所述，本发明的有益效果是:通过应用本发明，不用去寻找高精度的电阻设计和调试正交调制电路，避免了在调试过程中不停地更换偏置电路和滤波电路中的电阻，从而防止多次焊接损坏PCB，本发明不受限于PCB的布局布线、生产工艺和所用芯片的个体差异，能方便快捷地在不同的板卡上进行实施，以低成本、高效率的方式提高EVM。
【附图说明】
[0014]图1为本发明的电路示意图。
[0015]图2为调试EVM的流程示意图。
【具体实施方式】
[0016]下面结合实施例及附图对本发明作进一步的详细说明，但本发明的实施方式不限于此。
[0017]实施例1:
如图1和图2所示，
基于FPGA的正交调制电路，包括以下部件:输出数字基带信号的FPGA ；
通过数据总线与FPGA连接的DA ;通过I通道和Q通道与DA连接的电容电阻网络；与电容电阻网络连接的正交调制器；正交调制器输出RF信号，正交调制器还连接有本振。
[0018]其信号的流程为:FPGA采用分时复用的方式将数字基带信号的I相位数据和Q相位数据送入DA; DA通过数据总线接收I相位数据和Q相位数据，并且，DA将I相位数据和Q相位数据转换为模拟的I路基带信号和模拟的Q路基带信号，最后通过I通道将I路基带信号送入电容电阻网络，通过Q通道将Q路基带信号送入电容电阻网络；电容电阻网络将I路基带信号和Q路基带信号进行直流偏置和滤波处理；正交调制器对电容电阻网络输出的I路基带信号和Q路基带信号进行正交调制，最后形成RF信号输出。
[0019]所述电容电阻网络包括偏置电路和滤波器，进入电容电阻网络的I路基带信号和Q路基带信号，先经过偏置电路的直流偏置，再经过滤波器的滤波处理。
[0020]所述DA的编码方式米用偏移码编码或二进制补