双收双发可编程arinc429通讯接口芯片的制作方法
【专利摘要】本发明提出的一种双收双发可编程ARINC429通讯接口芯片，旨在提供一种数据传输快，工作稳定可靠，具有较大通用性双收双发的HT429通讯芯片。本发明通过下述技术方案予以实现：控制器CPU通过双向三态数据总线和三位地址线与HT429接口芯片进行数据通信，控制器CPU通过上述地址线和数据线对HT429芯片内部通信接口单元的发送控制器、接收控制寄存器、缓冲器占用状态寄存器、工作状态寄存器和4个数据寄存器进行读写操作；HT429芯片对接收完毕的数据进行奇偶校验和卷标检查，将符合要求的数据输入ARINC429接收数据存储器；CPU通过HT429芯片的通信接口单元分别对两个ARINC429发送数据存储器FIFO进行写操作完成向两个发送通道的数据发送,读取FIFO数据完成两个通道的数据接收，构成双收双发HT429通讯芯片。
【专利说明】双收双发可编程ARINC429通讯接口芯片
【技术领域】
[0001] 本发明涉及一种主要适用于航空发动机电子控制器中大量使用的一种ARINC429 接口芯片，特别是具有多种通讯速率的可编程通讯芯片，能实现ARINC429双收双发 ARINC429通讯专用芯片。
【背景技术】
[0002] 随着数字技术的发展和微型电子计算机的出现，越来越多的航空电子设备已经采 用航空数据总线进行通讯。其中ARINC429作为一种数字信息传输系统已成为航空电子系 统通讯规定的航空工业标准。ARINC429是定义航空电子设备和系统且彼此之间相互通信 的一种规范，是由ARINC (美国无线电技术公司）于1977年09月发表并获得使用的技术标 准。ARINC429使用一种单向数据传输标准。ARINC429技术标准将航空总线描述为"开环" 传送模式。这种类型总线被描述成支持多接收器的单工总线。在一条总线上只能有一个发 送器，发送器一直处于发送信号状态：或者发送32位字，或者是空信号。而一条总线至少有 一个接收器，最多可以有20个。ARINC429总线上是一对单向、差分耦合、双绞屏蔽线。每条 线上的信号电压范围为+5V到-5V之间。一条线称为A(或+)，而另一条线称为B (或-)。 线路上的码型为双极性归零码。现有产品中对ARINC429电路形式各具特点，接口上有基于 PCI、ISA、PC/104 和 VXI，板载处理器有的为 MCS-51、Intel80196、Intel80386、FPGA 等，功 能繁多，使用复杂，也势必造成了数据通讯板卡价格昂贵。采用FPGA现场可编程门阵列的 设计虽然能够简化硬件设计，但开发难度大、周期长。ARINC429是一种单向式广播式数字总 线，传输的介质由双绞线组成，本质属于串行通讯范畴。系统规定在一对传输线上，不允许 双向传输数据信息，调制方式采用双极归零制（BPRZ)三态码方式，数据发送时经过二级差 分驱动，前级V+、V-是TTL电平，ARINC429正常传输电压在10±1V范围内，并有正负电压 之分，信号电平范围可以表征3个状态，逻辑"1"电平电压7. 25 :11V(A B之间），逻辑"0" 电平电压-7. 25 :-llV(AB之间），空状态电平电压-0. 5 :0. 5V(AB之间），在连续传送数据 时，每32位字之间至少插入一个空状态进行隔离，总线数据传输顺序为1，2, 3,4, 5,6, 7,8， 9,10,11，12,13…32。ARINC429总线接口卡主要功能是在ARINC429总线与PCI总线之间 起到桥梁作用，实现429总线数据信息的接收和发送。目前市售基于FPGA的ARINC429接 口芯片发送器和ARINC429总线接口芯片专用芯片大多是双收单发专用芯片，单一的接收 采集频率，发送FIFO存储器只有8个32位字，没有接收FIFO,没有接收数据卷标过滤检查 功能。目前为满足双收双发通讯需求，航空ARINC429通讯普遍采用FPGA、DSP和高速潜入 式处理器等来实现，这些实现方式需要软硬件技术较为复杂，功耗较大，通用性较差。
【发明内容】
[0003] 本发明的目的是针对现有技术存在的不足之处，提供一种数据传输快，工作稳定 可靠，可以减少使用ARINC429通讯芯片和外围电路，减轻编程要求和难度，具有较大通用 性，尤其是能够实现发动机电子控制器用ARINC429双收双发的HT429通讯专用芯片。
[0004] 本发明的上述目的可以通过以下措施来达到。一种双收双发可编程ARINC429通 讯接口芯片，包括有二个与控制器CPU进行通讯的通信接口单元，其特征在于：两个并联的 ARINC429接收单元将接收到的串行数据转换为并行数据，通过奇偶校验和卷标检查单元对 每个接收通道接收完毕的数据进行奇偶校验和卷标检查，将不符合要求的数据抛弃，符合 要求的数据输入ARINC429接收数据存储器FIFO,控制器CPU通过HT429芯片的通信接口单 元读取接收数据存储器FIFO的数据；HT429芯片的通信接口单元对应有8个地址的数据空 间，该通信接口单元与控制器CPU的三位地址线AD1?AD3、双向三态数据总线D0?D15相 连传输控制信号、响应信号和复位RST时钟，控制器CPU对HT429芯片通信接口单元的发送 控制寄存器、接收控制寄存器、缓冲区占用状态寄存器和工作状态寄存器进行读写操作，完 成对HT429芯片的初始化设置和状态查询；控制器CPU通过HT429芯片的通信接口单元分 别对两个ARINC429发送数据存储器FIFO进行写操作，完成向两个发送通道的数据发送；控 制器CPU通过HT429芯片的通信接口单元读取HT429芯片内部的1个接收数据存储器FIFO 数据完成两个通道的数据接收，这样就构成双收双发的HT429通讯芯片。
[0005] 本发明相比于现有技术具有如下有益效果。
[0006] 本发明HT429芯片是完全满足双收双发的ARINC429接口芯片，封装为JLCC44,适 用温度范围为_55°C _125°C，工作电压范围为4. 5V-5. 5V。通过该芯片能同时和外部两个装 置实现双工数据通讯，使用本发明芯片可以减少使用ARINC429通讯芯片和外围电路，降低 控制器CPU的工作负担。
[0007] 本发明对每个接收通道接收完毕的数据进行奇偶校验和卷标检查，不符合要求的 数据将抛弃，符合要求的数据进入接收数据缓冲器FIFO,这样就大大减轻了控制器CPU通 信接口单元负担，减轻了编程的要求和难度。
[0008] 本发明采用具有较大容量的发送和接收数据缓冲存储器FIFO,发动机电子控制器 CPU可以短时间一次性发送或接收多个字的数据，剩下的任务就由HT429芯片自动完成发 送或接收任务。由此HT429芯片具有通讯发送数据时占用控制器CPU时间短，接收数据时 有较大的富裕时间等待控制器CPU处理，不会因为CPU任务繁重而丢失数据。
[0009] 本发明HT429芯片能任意设置发送或接收通讯速率通讯，该芯片每个通道通讯速 率可任意设置为1M、100K、12. 5K三种之一，两个发送单元的两个发送通道通讯速率可以不 一致，这样本发明芯片可以灵活实现与两个不同通讯速率的装置进行双工通讯。
[0010] 本发明HT429芯片是具有可编程控制的ARINC429通讯芯片，该芯片的三位地址线 构成8个16位数据的地址空间。电子控制器CPU对芯片地址空间进行读写操作可以完成 两个通道发送和接收数据，此外还可以读写接收卷标数据、发送控制寄存器、接收控制寄存 器、缓冲区占用状态寄存器、工作状态寄存器等，对这些寄存器的操作可以灵活配置芯片的 功能，使得该芯片具有较大的通用性。
[0011] 该芯片初始化设置简单易于编程，工作时占用CPU资源较少。经过大量的实际工 作观察，该芯片工作稳定可靠，完全适用于航空通讯领域。
[0012] 本发明HT429接口芯片功能完善、性能优异，、使用灵活方便、控制简单可靠，能方 便与各种CPU进行通信。通过对内部控制寄存器的设置可很容易完成芯片设置，对CPU通信 接口单元的编程要求简单，没有复杂的计算和设置。使用该芯片的外围电路也是比较简单， 外围器件少，引脚封装合适，布置PCB板较容易。HT429工作电压在5V左右，芯片功耗较低， 不出现发热现象，芯片抗干扰能力强，目前工作中未见任何故障，为航空领域通讯技术提供 了可靠性较高的选择。
【专利附图】
【附图说明】
[0013] 下面结合附图和实施例对本发明进一步说明。
[0014] 图1是本发明双收双发可编程通讯接口芯片HT429电路原理示意图。
[0015] 图2是图1中HT429芯片通信接口单元的示意图。
[0016] 图3是图1中HT429芯片接收和发送通信数据的波形示意图。
[0017] 图4是HT429芯片及其引脚示意图。
【具体实施方式】
[0018] 在图1中双收双发可编程通讯接口芯片HT429是具有可编程控制的ARINC429 通讯芯片。HT429芯片内部有两个接收单元、两个发送单元、一个奇偶校验和卷标检查单 元、一个通信接口单元、一个64X 16bit卷标数据单元、一个32X32接收数据FIFO、两个 16X32bit发送数据FIFO。控制器CPU通过双向三态数据总线D0?D15和三位地址线 AD1?AD3与HT429芯片的通信接口单元进行数据通信，HT429芯片有8个地址的数据空间， 控制器CPU通过三位地址线、16位双向数据总线和控制总线对HT429芯片的发送控制寄存 器、接收控制寄存器、缓冲区占用状态寄存器和工作状态寄存器进行读写操作完成初始化 设置和状态读取；HT429芯片的两个接收单元将接收的串行数据转换为并行数据，然后由 HT429芯片的奇偶校验和卷标检查单元对每个接收通道接收完毕的数据进行奇偶校验和卷 标检查，将不符合要求的数据抛弃，符合要求的数据输入到HT429芯片的接收数据存储器 FIFO,控制器CPU通过HT429芯片的通信接口单元对接收数据存储器FIFO进行读操作完成 接收数据；控制器CPU通过HT429芯片的通信接口单元对两个并联的ARINC429发送数据存 储器FIFO进行写操作，HT429芯片的两个发送单元分别从两个发送数据缓冲器FIFO读取 数据并串行发送到外部驱动芯片，完成数据发送，从而构成双收双发的HT429通讯芯片。
[0019] HT429芯片有两个独立的接收单元，外部三电平数据通过其它类似HI-8588等芯 片转换为C0MS数字电平信号。HT429芯片接收单元不断对输入信号引脚进行电平检测，当 发现有数据时判断数据脉冲持续时间和间隔是否合乎要求，合乎要求的数据就进行移位处 理，当接收完32位数据时判断是否接收完毕，与下一个32位字的间隔是否合乎要求，只有 数据位持续时间、数据位间隔、接收位数、字间隔都符合的数据才进入HT429卷标和奇偶校 验。
[0020] HT429芯片通过其通信接口单元与控制器CPU进行通信，两个接收单元将接收的 串行数据转换为并行数据，经过奇偶校验和卷标检查后送接收数据缓冲器FIFO ;两个发送 单元分别从两个发送数据缓冲器FIFO读取数据并串行发送到外部驱动芯片。控制器CPU通 过对HT429芯片的数据寄存器1和数据寄存器2的读操作来读取接收数据缓冲器FIFO的 数据，从而完成接收数据的读取；控制器CPU通过对HT429芯片的数据寄存器1至数据寄存 器4的写操作写入数据到两个发送缓冲器FIFO,从而完成发送数据的写入。
[0021] 图2所示的HT429接口芯片通信接口单元中寄存器地址为0的是发送控制寄存 器，地址为1的是接收控制寄存器，地址为2的是数据缓冲区FIFO占用情况寄存器，地址为 3是状态告警信息寄存器，地址为4是数据寄存器1，地址为5的是数据寄存器2,地址为6 的是数据寄存器3,地址为7的是数据寄存器4。AD1?AD3为三根来自控制器CPU的三位 地址线，DO?D15为接口芯片与控制器CPU通信进行数据通信时的双向三态数据总线。CS 为来自控制器CPU的片选控制信号。
[0022] 控制器CPU通过HT429通信接口单元对发送控制寄存器、接收控制寄存器、缓冲区 占用状态寄存器和工作状态寄存器进行读写操作。HT429芯片奇偶校验和卷标检测单元对 两个接收通道接收完毕的数据进行奇偶校验和卷标检查，将不符合要求的数据抛弃，符合 要求的数据输入接收数据存储器FIFO。控制器CPU通过HT429芯片的通信接口单元的数据 寄存器1和数据寄存器2读取接收数据存储器FIFO的数据。控制器CPU还通过HT429芯 片的通信接口单元的数据寄存器1?数据寄存器4分别写入数据到两个发送数据数据存储 器FIFO,两个发送单元从发送数据FIFO读取数据并按照图3所示波形格式逐位发送每个字 的32位数据，从而构成双收双发的HT429通讯芯片。
[0023] 控制器CPU通过HT429芯片通信接口单元写入数据到芯片的时序为：首先控制器 (PU将数据发到16位数据总线上，一个时钟后控制器CPU将输出使能信号0E变高，然后接 着两个时钟后同时将地址AD1?AD3数据发到地址线上，控制器CPU将读写信号RW设置 为低电平，片选信号CS设置为低电平，接着HT429芯片读取D0?D15数据总线上的数据， HT429接口芯片完成操作后将应答信号DSACK置为低电平，1?2个时钟后控制器CPU将片 选信号CS置为高电平，同时HT429芯片将应答信号DSACK置为高电平，再过1?2个时钟后 控制器CPU将读写信号RW置高电平，取消AD1?AD3地址，使能信号0E信号变低电平，取 消16位数据总线上的数据，这样就完成了控制器CPU通过通信接口单元写入数据到HT429 芯片的过程。
[0024] 从HT429芯片读取数据到控制器CPU的时序，控制器CPU将读取HT429芯片数据 的地址信号放到三位地址线AD1?AD3,片选信号CS和使能信号0E同时置低电平，读写信 号RW置高电平，然后HT429芯片内部开始处理控制器CPU的通信要求，把正确的数据放到 D0?D15数据总线上，并将芯片DSACK置为低电平，当控制器CPU检测到HT429芯片输出 的应答信号DSACK的下降沿时才开始读取数据总线上的数据，一般在应答信号DSACK下降 沿后1?2个时钟控制器CPU读取数据完毕，然后控制器CPU将CS和使能信号0E置高电 平，同时HT429芯片将应答信号DSACK置高电平，再过一个时钟后控制器CPU将读写信号 RW置低电平，取消地址总线上的操作地址，这样就完成了控制器CPU通过通信接口单元从 HT429芯片读取数据的过程。
[0025] 在HT429芯片的初始化时，控制器CPU首先将HT429芯片的缓冲区占用情况寄存 器为0x0000,执行该指令后将复位HT429芯片内部接收和发送缓冲区，HT429芯片内部读写 卷标数据的指针复位为〇,然后控制器CPU设置HT429芯片发送控制寄存器为0x0010,并接 着依次写卷标检查数据到HT429芯片通信接口单元的数据寄存器1，最后写入数据OxffOO 代表写入卷标检查数据结束。将卷标数据写入接口芯片后，控制器CPU紧接着设置HT429 芯片缓冲区占用情况寄存器为0x0000,然后控制器CPU设置发送控制寄存器和接收控制寄 存器的配置数据，这样就完成了 HT429芯片的初始化设置。
[0026] 当控制器CPU完成对HT429芯片发送控制寄存器和接收控制寄存器的设置后就可 以开始发送通讯数据给外部控制器。控制器CPU发送每组数据前先读取HT429芯片缓冲区 占用情况寄存器的数据，判断发送和接收缓冲区数据多少；然后控制器CPU读取工作状态 寄存器的数据，判断其是否有告警信息，当其读取工作状态数据为0x0000时，代表没有任 何告警信息，接着控制器CPU写数据0x0000到状态告警寄存器，复位所有的状态告警信息。
[0027] 控制器CPU给HT429芯片发送通道1写通讯数据时，首先写低16位数据到HT429 芯片数据寄存器1，然后写高16位数据到数据寄存器2,这样完成写一个完成32位字到 HT429芯片发送通道1，重复以上操作控制器CPU就可以发送多个32位字数据到HT429芯 片发送通道1。同样控制器CPU给HT429芯片发送通道2写通讯数据时，首先写低16位数 据到HT429芯片数据寄存器3,然后写高16位数据到数据寄存器4,这样控制器CPU完成写 一个完成32位字到HT429芯片发送通道2,重复以上操作就可以发送多个32位字数据到 HT429芯片发送通道2。控制器CPU写入HT429芯片的数据是没有作奇偶校验的，数据送入 HT429芯片后，在发送数据时接口芯片自动全部作了奇偶校验，然后HT429芯片按照图3波 形所示格式将数据发送到外部类似HI-8585通讯驱动芯片。
[0028] 控制器CPU接收通信数据时，首先读取并判断HT429芯片内部缓冲区占用情况寄 存器，该寄存器数据高7位显示接收FIFO内有多少数据，然后控制器CPU读取HT429内部工 作状态寄存器保存的数据，并写入数据0x0000到HT429芯片工作状态存器，清空工作状态 寄存器的告警信息。控制器CPU根据HT429芯片缓冲区占用情况寄存器显示数据的多少来 读取接收缓冲区数据。HT429芯片接收数据时自动做了奇偶校验检查和卷卷标数据检查， 凡是奇偶校验和卷标数据检查不合格的数据都放弃，并且奇偶校验和卷标检查不合格的相 应告警信息在状态告警寄存器中能显示出来。
[0029] HT429芯片接收通道1和接收通道2的接收数据分别送到HT429芯片内部奇偶校 验和卷标检查单元，经过检查合格的数据都送到了同一个接收数据FIFO,控制器CPU读取 HT429芯片接收通信数据时，首先读取HT429芯片数据寄存器1的低16位数据，然后读取数 据寄存器2的高16位数据，这样控制器CPU完成读取一个完整32位字，重复以上操作控制 器CPU就可以读取多个32位字接收通信数据。
[0030] 为确保CPU通信接口单元控制程序有足够的时间处理其它任务，HT429接口芯片 拥有较大的数据缓冲区，接收数据缓冲器FIFO的大小为32个字，每个通道发送数据缓冲器 FIFO的大小为16个字，保存卷标数据的RAM为64个16bit字。
[0031] 参阅图4所示，HT429芯片具有4个输入引脚，4个输出引脚，其输入输出波形见图 3所示，输入引脚IN1A、IN1B、IN2A、IN2B来自外围ARINC429接收集成电路HT-8588等芯片， 输出引脚0UT1A、0UT1B、0UT2A、0UT2B为输出到外围ARINC429驱动集成电路HI-8585等芯 片。HT429芯片具有16位双向数据引脚D0?D15,3位地址引脚AD1?AD3, 一个片选输入 引脚CS，一个读写输入引脚RW，一个输出使能输入引脚0E，一个10M时钟输入引脚CLK，一 个操作完成应答输出引脚DSACK，一个中断响应输出引脚IRQ。片选输入引脚CS为低电平时 表明控制器CPU选中该接口芯片，HT429芯片与控制器CPU才有数据交换，HT429芯片空闲 时片选引脚CS处于高电平状态，芯片D0?D15对外为高阻状态。RST为复位输入信号，当 其为低电平时HT429芯片复位。RW为来自控制器CPU的读写信号，当其为低电平时是写入 数据，为高电平时是读取数据。0E为输出使能信号，当使能信号0E为高电平时ARINC429接 口芯片接收控制器CPU的D0?D15数据，当使能信号0E为低电平时HT429芯片输出数据到 数据总线D0?D15给控制器CPU。DSACK是HT429芯片完成控制器CPU相应的操作后输出 给CPU的信号，表示HT429芯片操作完成。DSACK引脚平常为高电平，当CS选中接口芯片， 接口芯片内部操作完成后将其置成低电平，控制器CPU-旦检测到其下降沿就进行下步工 作。DSACK脉冲宽度一般为1个10MHZ时钟周期，控制器CPU若是没有检查到该信号就会一 直等待下去，不会进行下步操作。10MCLK为HT429芯片的工作时钟信号，其频率为10MHZ。
[0032] 以上所述的仅是本发明的优选实施例。应当指出，对于本领域的普通技术人员来 说，在不脱离本发明原理的前提下，还可以作出若干变形和改进，这些变更和改变应视为属 于本发明的保护范围。
【权利要求】
1. 一种双收双发可编程ARINC429通讯接口芯片，包括有二个与控制器CPU进行通讯的 通信接口单元，其特征在于：两个并联的ARINC429接收单元将接收到的串行数据转换为并 行数据，通过奇偶校验和卷标检查单元对每个接收通道接收完毕的数据进行奇偶校验和卷 标检查，将不符合要求的数据抛弃,符合要求的数据输入ARINC429接收数据存储器FIFO， 控制器CPU通过HT429芯片的通信接口单元读取接收数据存储器FIFO的数据；HT429芯片 的通信接口单元对应有8个地址的数据空间，该通信接口单元与控制器CPU的三位地址线 AD1?AD3、双向三态数据总线DO?D15相连传输控制信号、响应信号和复位RST时钟，控 制器CPU对HT429芯片通信接口单元的发送控制寄存器、接收控制寄存器、缓冲区占用状态 寄存器和工作状态寄存器进行读写操作，完成对HT429芯片的初始化设置和状态查询；控 制器CPU通过HT429芯片的通信接口单元分别对两个ARINC429发送数据存储器FIFO进行 写操作，完成向两个发送通道的数据发送；控制器CPU通过HT429芯片的通信接口单元读取 HT429芯片内部的1个接收数据存储器FIFO数据完成两个通道的数据接收，这样就构成双 收双发的HT429通讯芯片。
2. 如权利要求1所述的双收双发可编程ARINC429通讯接口芯片，其特征在于：HT429 芯片有两个独立的接收单元，外部三电平数据通过其它类似HI-8588芯片转换为C0MS数字 电平信号；HT429芯片接收单元不断对输入信号引脚进行电平检测，当发现有数据时判断 数据脉冲持续时间和间隔是否合乎要求，合乎要求的数据就进行移位处理，当接收完32位 数据时判断是否接收完毕，与下一个32位字的间隔是否合乎要求，只有数据位持续时间、 数据位间隔、接收位数、字间隔都符合的数据才进入HT429卷标和奇偶校验检查单元。
3. 如权利要求1所述的双收双发可编程ARINC429通讯接口芯片HT429,其特征在于： 三位地址线构成8个16位数据的地址空间。
4. 如权利要求1所述的双收双发可编程ARINC429通讯接口芯片HT429,其特征在于： 控制器CPU将数据发送到16位数据总线上，一个时钟后控制器CPU将使能信号0E输出使 能信号变高，接着两个时钟后同时控制器CPU将地址AD1?AD3数据发到地址线上，控制器 CPU将读写信号RW设置为低电平，片选控制信号CS设置为低电平，HT429芯片内部进行操 作，完成操作后将芯片DSACK置为低电平，1?2个时钟后控制器CPU将片选信号CS置为高 电平，同时HT429芯片将其DSACK置为高电平，再经过1?2个时钟后控制器CPU将读写信 号RW置高电平，取消AD1?AD3地址，使能信号0E信号变低电平，取消16位数据总线上的 数据，这样就完成控制器CPU写入数据到HT429芯片的过程。
5. 如权利要求1所述的双收双发可编程ARINC429通讯接口芯片HT429,其特征在于： 控制器CPU将读取地址信号放到三位地址线AD1?AD3, CS和使能信号0E同时置低电平， 读写信号RW置高电平，然后HT429芯片内部开始处理控制器CPU的要求，把正确的数据放 到数据总线上，同时将DSACK置为低电平，当控制器CPU检测到HT429芯片的DSACK的下 降沿时，开始读取数据总线上的数据，一个时钟后控制器CPU将CS和使能信号0E置高电 平，HT429芯片同时将其DSACK置为高电平，再过一个时钟后CPU通信接口单元将读写信 号RW置低电平，取消地址总线上的操作地址，这样就完成控制器CPU读取HT429芯片数据 的过程。
6. 如权利要求1所述的双收双发可编程ARINC429通讯接口芯片HT429,其特征在于： 在接口芯片的初始化过程中，初始化HT429芯片时，控制器CPU首先设置HT429芯片通信 接口单元缓冲区占用情况寄存器的数据为0x0000,复位其内部接收和发送缓冲区，读写卷 标指针复位为〇,然后设置发送控制寄存器的数据为0x0010,接着依次写卷标检查数据到 HT429芯片数据寄存器1，最后写入数据OxfTOO代表写入卷标检查数据结束。
7. 如权利要求1所述的双收双发可编程ARINC429通讯接口芯片HT429,其特征在于： 控制器CPU发送或接收每组数据前先读取HT429芯片缓冲区占用情况寄存器的数据，判断 发送和接收缓冲区数据大小，控制器CPU就依据该寄存器数据确定应该发送或接收多少数 据；然后控制器CPU再读取HT429芯片工作状态寄存器的数据，判读其是否有告警信息，当 其读取的数据为0x0000时，代表没有任何告警信息，然后将写数据0x0000到状态告警寄存 器，复位所有的状态告警信息。
8. 如权利要求1所述的双收双发可编程ARINC429通讯接口芯片HT429,其特征在于： 控制器CPU给HT429芯片发送通道1写通讯数据时，首先写低16位数据到HT429接口芯片 数据寄存器1，然后写高16位数据到数据寄存器2,完成写一个完成32位字到HT429接口 芯片通道1，重复以上操作完成发送多个字数据到HT429芯片发送通道1。
9. 如权利要求1所述的双收双发可编程ARINC429通讯接口芯片HT429,其特征在于： 控制器CPU给HT429芯片发送通道2写通讯数据时，首先写低16位数据到HT429接口芯片 数据寄存器3,然后写高16位数据到数据寄存器4,完成写一个完成32位字到HT429接口 芯片通道2,重复以上操作完成发送多个字数据到HT429芯片发送通道2。
10. 如权利要求1所述的双收双发可编程ARINC429通讯接口芯片，其特征在于：CPU 通信接口单元接收数据时，先读取并判断HT429芯片缓冲区占用情况寄存器，该数据高7 位显示接收FIFO内有多少数据，然后读取HT429芯片工作状态寄存器的数据，写入数据 0x0000到状态告警寄存器，清空状态告警寄存器的告警信息；控制器CPU根据HT429芯片 缓冲区占用情况寄存器显示数据的多少来读取接收缓冲区数据；HT429芯片接收数据时自 动做了奇偶校验检查和卷标数据检查，经过检查合格的数据都送到了 HT429芯片内部同一 个接收数据FIFO,凡是奇偶校验和卷标数据检查不合格的数据都放弃，并且奇偶校验和卷 标检查不合格的相应告警信息在状态告警寄存器中能显示出来；控制器CPU读取接收数据 时首先读取HT429芯片数据寄存器1的低16位数据，然后读取数据寄存器2的高16位数 据，这样控制器CPU完成读取一个完整32位字，重复以上操作控制器CPU就可以读取多个 字的接收通信数据。
【文档编号】G06F13/20GK104050121SQ201410263994
【公开日】2014年9月17日 申请日期:2014年6月13日 优先权日:2014年6月13日
【发明者】郑德华, 许会元, 甘祥 申请人:四川亚美动力技术有限公司