专利名称：形成pn接面的方法及单次可程序只读存储器的结构与制程的制作方法
技术领域：
本发明涉及一种半导体制程与半导体组件的结构，尤其涉及一种形成PN接面的方法，应用该方法的单次可程序只读存储器(One-TimeProgrammable Read-Only Memory，OTP-ROM)制程，以及由该制程所得的单次可程序只读记忆胞与内存。
背景技术：
PN接面是多种半导体组件的基本结构，通常由复晶硅构成。然而，由于复晶硅含有许多大小不一的晶粒(grain)，且又有晶粒边界的存在，所以一般半导体组件的PN接面特性并不一致，同时漏电路径也比较多。
对高集积度的内存组件，如三度空间内存(3D Memory)、硫系化合物(Chalcogenide)内存、单次可程序二极管(OTP diode)的只读存储器、磁电阻式随机存取内存(Magnetoresistive Random Access Memory，MRAM)等组件而言，其皆需要具有PN接面的电流引导单元(Current SteeringElement)，以确保电流仅在单方向流动。同时，这些内存组件中的各记忆胞还须具备一致的特性，以提高开/关状态的感测裕度(Sensing Margin)。再者，这些内存组件中的漏电路径也必须减少，以降低耗电量及发热量。因此，如以复晶硅作为PN接面的材质，则时常无法满足上述需求。
举例来说，美国专利US 6,420,215揭露一种三度空间的单次可程序只读存储器，在基底上交替堆栈长条状的N型复晶硅层与P型复晶硅层，其中上下相邻两层N型复晶硅层与P型复晶硅层的走向相垂直，且其间隔有一反熔丝层(Antifuse Layer)，而上下两条N型复晶硅层与P型复晶硅层交叠的部分及其间的反熔丝层即构成一个记忆胞。此种内存在程序化时，在选定的N型与P型复晶硅层上施加电压，以在中间的反熔丝层上下造成电压差而使其崩溃，从而形成PN接面。如前所述，由于复晶硅PN接面的性质不一致，且具有晶粒边界，所以各记忆胞特性不一致，且在逆向偏压下容易产生漏电。
习知解决上述PN接面问题的方法之一，即是控制复晶硅晶粒的大小，以及晶粒边界的位置。例如，Yonehara等人在Materials Research Society，Symp.Proc.Vol.106，p.21-26，1988所发表的文章中揭露一种控制硅晶粒边界的方法，其通过非晶型基底上的选择性成核作用(nucleationprocess)来达到。具体的说，该方法是将形成在低晶核密度层(low-nucleation-density layer，如SiO2)上的高晶核密度层(high-nucleation-density layer，如Si3N4)定义成许多小块，或是定义形成在高晶核密度层上的低晶核密度层而暴露出许多高晶核密度的小区域，以作为硅晶粒成长用的晶核，然后再进行气相磊晶，以形成依晶核位置排列的许多硅晶粒。不过，由于该方法需要一道额外的光罩来定义高晶核密度层或低晶核密度层，所以制程较为麻烦。
此外，解决上述PN接面问题的另一种方法，则是以单晶硅作为PN接面的材质。例如，Subramanian等人在IEEE EDL，Vol.20，No.7，pp 341-343，1999揭露一种形成单晶硅源/汲极区与信道区的方法，是在一非晶硅层上形成一牺牲氧化层，再在此牺牲氧化层中形成小开口，而后选择性地在小开口中的非晶硅层上形成锗晶种层。接着进行回火，以使非晶硅层由锗晶种层处开始再结晶，而逐渐转变成单晶硅层。然后，去除锗晶种层与牺牲氧化层，再于单晶硅层中形成源/汲极区与信道区。不过，由于此方法需要一道额外的光罩来定义牺牲氧化层，所以制程较为麻烦。
发明内容
为解决上述习知方法的问题，本发明目的之一为提供形成PN接面的方法，此方法以成核制程(Nucleation Process)形成至少有一方(P或N)为单晶硅的PN接面，以改善PN接面特性的一致性。同时，此方法并不需要额外的光罩来定义高晶核密度层、低晶核密度层或牺牲层。
本发明的另一目的为提供单次可程序只读存储器的制程，其基于上述PN接面形成方法的原理，以改善习知单次可程序只读存储器制程所得的记忆胞特性不一致，且在逆向偏压下容易漏电的问题。
本发明的再一目的为提供单次可程序只读记忆胞及内存的结构，其由本发明的单次可程序只读存储器制程所得到。
本发明的一种形成PN接面的方法包括下列步骤。首先于基底上形成一堆栈结构，其包括由下至上堆栈的N型(或P型)的第一掺杂层、一介电层与一晶核层，其中第一掺杂层的材质可为复晶硅或单晶硅，如硅晶圆表层的单晶硅。接着，于基底上形成具有开口的绝缘层，此开口暴露出部分晶核层，再于开口中形成P型(或N型)的第二掺杂层，其材质为复晶硅或非晶硅。接着进行一回火步骤，以使第二掺杂层转变为一单晶硅层，再使介电层电性崩溃，即得PN接面。
本发明提供另一种形成PN接面的方法，其步骤如下。首先于基底上形成一堆栈结构，其包括由下至上堆栈的N型(或P型)第一掺杂层、一介电层及P型(或N型)第二掺杂层，其中第二掺杂层的材质为复晶硅或非晶硅。接着于基底上形成具有开口的绝缘层，此开口暴露出部分第二掺杂层，再于开口所暴露的第二掺杂层上形成一晶核层，例如为一锗晶种层。然后进行一回火步骤，以使晶核层下方的第二掺杂层转变为单晶硅层，再使介电层电性崩溃，即得PN接面。
另外，本发明所述的第一种单次可程序只读存储器制程的步骤如下(a).首先提供一基底，其上已形成有一绝缘层，以及位于此绝缘层的沟渠中的多个长条状堆栈结构，其中每一堆栈结构皆包括由下至上堆栈的N型(或P型)半导体层、反熔丝层及晶核层，其中半导体层的材质可为复晶硅或单晶硅，例如是硅晶圆表面的单晶硅。(b).于基底上形成次一绝缘层。(c).于次一绝缘层中形成多条沟渠，其走向与前一绝缘层中的沟渠不同，而暴露出每一晶核层的多个部分。(d).于次一绝缘层的沟渠中填入P型(或N型)复晶硅。(e).进行回火，以使晶核层上的复晶硅转变成单晶硅。
在上述本发明的第一种单次可程序只读存储器制程中，更可包括下列步骤，以形成具有多层记忆胞的三度空间内存(f).于次一绝缘层的每一沟渠中的复晶硅上形成一导体层。(g).于次一绝缘层的每一沟渠中的导体层上形成N型(或P型)的次一半导体层、次一反熔丝层及次一晶核层，而构成次一堆栈结构。接着，循环进行步骤(b)~(g)，以形成更上层的绝缘层与堆栈结构，直至形成预定层数的记忆胞为止，其中上下相邻两绝缘层中的沟渠走向不同，且最后一个循环不进行步骤(g)。此循环也可只进行一次，即重复进行步骤(b)~(f)，以仅形成两层记忆胞。此处导体层作为位线或字符线，且位线与字符线上下交替形成。
本发明还提供第二种单次可程序只读存储器制程，其步骤如下(a).提供一基底，其上已形成有一绝缘层，以及位于此绝缘层的沟渠中的多个长条状堆栈结构，其中每一堆栈结构皆包括由下至上堆栈的N型(或P型)半导体层、反熔丝层，以及P型(或N型)非晶硅层，其中半导体层的材质可为复晶硅或单晶硅，例如是硅晶圆表层的单晶硅。(b).于基底上形成次一绝缘层。(c).于次一绝缘层中形成多个沟渠，其走向与前一绝缘层中的沟渠不同，而暴露出前一绝缘层中每一非晶硅层的多个部分。(d).于沟渠中形成一晶核层。(e).进行回火，以使晶核层下方的非晶硅转变成单晶硅。(f).去除晶核层。(g).于每一沟渠中形成一导体层。
如上所述，在本发明的单次可程序只读存储器制程中，将定义单晶硅的形成位置的步骤与原本即需的镶嵌制程整合，亦即在层间绝缘层(inter-layer insulator)的开口所暴露的晶核层上形成单晶硅层，或是在层间绝缘层的开口中形成晶核层，再使晶核层下的非晶硅转变成单晶硅。因此，本发明不必如习知方法般使用一道额外的光罩来定义高晶核密度层(等同于上述晶核层)或低晶核密度层(等同于前述PN掺杂层之间的介电层或反熔丝层)，也不必形成并图案化额外的牺牲层以定义晶核层的位置。
此外，在上述本发明的第二种单次可程序只读存储器制程中，更可包括下列步骤，以形成第二层记忆胞(h).于次一绝缘层的沟渠中形成导体层后，继续于每一沟渠内的导体层上形成N型(或P型)的次一半导体层及次一反熔丝层。(i).于基底上形成P型(或N型)的次一非晶硅层。(j).于次一非晶硅层上形成多个长条状晶核层，其中任一晶核层位于一次一半导体层上方。(k).进行一回火步骤，以使晶核层下方的非晶硅转变成单晶硅。(l).去除晶核层。(m).于包含单晶硅的次一非晶硅层上形成次一导体层。(n).定义次一导体层与包含单晶硅的次一非晶硅层，以形成多个长条状堆栈结构，其走向与次一绝缘层中的沟渠不同。如此，即形成了具有两层记忆胞的单次可程序只读存储器组件。
再者，在上述本发明的第二种单次可程序只读存储器制程中，更可包括下列变化，以形成具有多层记忆胞的三度空间内存。其中，步骤(m)更包括依序于次一导体层上形成N型(或P型)的又一半导体层、又一反熔丝层及P型(或N型)的又一非晶硅层，且步骤(n)依序定义该又一非晶硅层、又一反熔丝层、又一半导体层、次一导体层与次一非晶硅层，而得多个长条状堆栈结构。此制程更包括于这些堆栈结构之间填入又一绝缘层的步骤(o)，并接着循环进行步骤(b)~(o)，以形成更上层的绝缘层与堆栈结构，直到形成预定层数的记忆胞为止。此循环步骤终止于步骤(g)或(n)，且当该循环步骤终止于一步骤(n)时，该最终步骤(n)的前一步骤(m)并不形成又一半导体层、又一反熔丝层及又一非晶硅层，且步骤(n)并不定义又一非晶硅层、又一反熔丝层及又一半导体层。此循环步骤也可只进行半轮，即由步骤(b)至(g)，以形成仅具有三层记忆胞的内存。
如上所述，由于本发明的PN接面形成方法及单次可程序只读存储器制程中，构成PN接面的P型掺杂层与N型掺杂层二者中至少有一个为单晶硅层，所以PN接面的性质较为一致，且在逆向偏压下的漏电也可减少。因此，利用这种PN接面的单次可程序只读记忆胞或其它组件的特性也较为一致，且漏电量也可降低。
另一方面，本发明提供一种单次可程序只读记忆胞的结构，其包括N型(或P型)的第一掺杂层、反熔丝层、晶核层与P型(或N型)的第二掺杂层。其中，第一掺杂层位于一基底上，且材质可为复晶硅或单晶硅，例如是硅晶圆表层的单晶硅。反熔丝层位于第一掺杂层上，且晶核层位于反熔丝层上。第二掺杂层位于晶核层上，且第二掺杂层的材质为单晶硅。
本发明还提供一种单次可程序只读存储器，其基本单元为上述本发明的单次可程序只读记忆胞，且以前述本发明的第一种单次可程序只读存储器制程所制得。此内存包括多个长条状堆栈结构与多个长条状硅层，其中长条状硅层位于堆栈结构上方，并与其交错。每一堆栈结构皆包括由下而上堆栈的N型(或P型)半导体层、反熔丝层，以及晶核层，其中半导体层的材质例如为复晶硅或硅晶圆表层的单晶硅。每一硅层皆为P型(或N型)掺杂，且由交替排列的复晶硅块与单晶硅块构成，其中任一单晶硅块位于与该硅层交叠的一堆栈结构的晶核层上，且任一复晶硅块位于二单晶硅块之间。
本发明还提供一种单次可程序只读存储器，以前述本发明的第二种单次可程序只读存储器制程所制得。该内存包括多个长条状堆栈结构与多个长条状导体层，其中长条状导体层位于堆栈结构上方，并与其交错。每一堆栈结构皆包括由下至上堆栈的N型(或P型)半导体层、反熔丝层，以及P型(或N型)的硅层，其中半导体层的材质例如为复晶硅或硅晶圆表层的单晶硅。每一硅层皆由交替排列的非晶硅块与单晶硅块构成，其中任一单晶硅块位于与该硅层交叠的一长条状导体层之下，且任一非晶硅块位于二单晶硅块之间。
如上所述，在本发明的单次可程序只读记忆胞或内存的结构中，构成PN接面的P型掺杂层与N型掺杂层二者中至少有一个为单晶硅层，所以所形成的PN接面的性质较为一致，且在逆向偏压下的漏电也可减少。因此，利用这种PN接面的单次可程序只读记忆胞的特性较为一致，且漏电量也可降低。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下
图1A-1C所示为本发明第一实施例的形成PN接面的方法，其中图1C所示为第一实施例的单次可程序只读记忆胞的结构。
图2A-2C所示为本发明第二实施例的形成PN接面的方法。
图3A-3D所示为本发明第三实施例的单次可程序只读存储器制程，其中图3B/3C/3D所示为第三实施例的具有单层/双层/三层记忆胞的单次可程序只读存储器的结构。
图4A-4F所示为本发明第四实施例的单次可程序只读存储器制程，其中图4C/4E/4F所示为第四实施例的具有单层/双层/三层记忆胞的单次可程序只读存储器的结构。
图式标示说明100、200基底110、210N型掺杂层120、220介电层 130、230晶核层140、240绝缘层 150、250开口160、260P型硅层 160a、260aP型单晶硅层300、400基底310、410导电层320、358、368、420、456、470N型掺杂层330、360、370、430、460、472反熔丝层(Antifuse Layer)340、362、372、454、466晶核层342、363、367、373、380、442、461、469、475堆栈结构
350、352、374、445、450、476绝缘层353、375、452沟渠354、364、376P型掺杂层356、366、378、458、468、478导体层364a、440a、462a、474aP型单晶硅层/块440、462、474P型非晶硅层464掩模层具体实施方式
第一实施例请参照图1A-1C，所示为本发明第一实施例的形成PN接面的方法，其中图1C所示为第一实施例的单次可程序只读记忆胞的结构。
请参照图1A，首先在基底100上形成N型掺杂层110、介电层120与晶核层130的堆栈结构。其中，基底100可以是一绝缘层，也可以是一半导体层，例如是单晶硅晶圆的表层；而当基底100为单晶硅晶圆的表层时，N型掺杂层110可直接形成在基底100中，此时N型掺杂层110的材质即为单晶硅。另外，N型掺杂层110的材质亦可为复晶硅，其例如是以原位掺杂(in-situ doping)的方式沉积在基底100上。介电层120的材质例如为氧化硅，其可以低压化学气相沉积法(LPCVD)或热氧化法(Thermal Oxidation)形成。晶核层130的材质例如为氮化硅，其形成方法例如是低压化学气相沉积法；而当介电层120的材质为氧化硅时，则可以加热氮化介电层120的表层的方式形成氮化硅材质的晶核层130。
请参照图1B，接着在基底100上形成绝缘层140，其材质例如为氧化硅，且形成方法例如是常压化学气相沉积法(APCVD)。然后于绝缘层140中形成开口150，其步骤例如是包含一光刻制程及其后的各向异性电浆蚀刻制程，再于开口150中填入P型硅层160，其材质为复晶硅或非晶硅，且该填入步骤例如是包含低压化学气相沉积制程(LPCVD)及其后的回蚀(Etching-back，EB)或化学机械研磨(Chemical Mechanical Polishing，CMP)制程。
请参照图1C，接着进行一回火步骤，以使P型硅层160由邻接晶核层130处开始再结晶，如箭号方向所示，而形成P型单晶硅层160a。此回火制程的温度较佳为500~550℃，且进行时间随P型硅层160的厚度增加而增长。接着，在N型掺杂层110与P型单晶硅层160a之间施加足够的正向偏压，以使晶核层130与介电层120电性崩溃，即得PN接面。
另一方面，本实施例的单次可程序只读记忆胞的结构如图1C所示。此记忆胞包括基底100上的N型掺杂层110、N型掺杂层110上的反熔丝层120、反熔丝层120上的晶核层130，以及晶核层130上的P型单晶硅层160a。当然，N型掺杂层110与P型单晶硅层160a的掺杂型态可以互换，这应该是本领域的技术人员周知的事项。
第二实施例请参照图2A-2C，所示为本发明第二实施例的形成PN接面的方法。
请参照图2A，首先在基底200上形成N型掺杂层210、介电层220与P型硅层260的堆栈结构，再于基底200上形成绝缘层240。其中，基底200、N型掺杂层210、介电层220、绝缘层240及P型硅层260的材质与形成方法皆如第一实施例所述。
请参照图2B，接着在绝缘层240中形成开口250，再于开口250所暴露的P型硅层260上形成晶核层230，其例如为一锗晶种层。锗晶种层的形成方法例如是包括下列步骤首先以GeH4为反应气体，在450℃下进行选择性低压化学气相沉积(LPCVD)制程，以在P型硅层260上形成复晶锗，再于550℃下使复晶锗再结晶，而转变成单晶锗。
请参照图1C，接着进行一回火步骤，以使晶核层230下方的P型硅层260由邻接晶核层230处开始再结晶，如箭号方向所示，而形成P型单晶硅层260a(大致为点线圈起处)。此回火制程的温度较佳为500~550℃，且进行时间随P型硅层260的厚度增加而增长。接着，在N型掺杂层210与P型单晶硅层260a间施加足够的正向偏压，以使介电层220电性崩溃，即得PN接面。
另外，上述第二实施例中二掺杂层210与260的掺杂型态还可互换，这应该是本领域的技术人员周知的事项，故其理由不加赘述。然而，特别值得一提的是，在上述第一与第二实施例中，当N型掺杂层与P型掺杂层中有一者的材质为单晶硅，另一者的材质为复晶硅，且二者的主要载子浓度相差甚大以符合特殊需求时，材质为单晶硅者较佳为主要载子浓度较低的掺杂层，以使PN接面的性质较为一致。这是因为在PN接面形成后，主要载子浓度较低的掺杂层中的空乏区比较宽，其均匀性要求也较高，故较佳以晶格排列整齐的单晶硅为其材料。
如上所述，在本发明第一与第二实施例的PN接面形成方法中，构成PN接面的P型掺杂层与N型掺杂层二者中至少有一者为单晶硅层，所以所形成的PN接面的性质较为一致，且在逆向偏压下的漏电也可减少。因此，利用这种PN接面的单次可程序只读记忆胞或其它组件的特性也较为一致，且漏电量也可降低。
第三实施例请参照图3A-3D，所示为本发明第三实施例的单次可程序只读存储器制程，其中图3B/3C/3D所示为第三实施例的具有单层/双层/三层记忆胞的单次可程序只读存储器结构。
请参照图3A，首先依序于基底300上形成导体层310、N型掺杂层320、反熔丝层330及晶核层340。其中，当基底300的表层为绝缘体时，导体层310的材质例如为金属硅化物，其形成方法例如为低压化学气相沉积法；而当基底300为单晶硅晶圆的表层时，导体层310则可为形成在其中的高浓度N型掺杂层(N+layer)。N型掺杂层320的材质例如为复晶硅，其形成方法例如为原位掺杂(in-situ doping)的低压化学气相沉积法；N型掺杂层320也可以是形成在单晶硅晶圆表层的N型掺杂层，此时N型掺杂层320的材质即为单晶硅。反熔丝层330的材质例如为氧化硅，其形成方法可为化学气相沉积法(CVD)或热氧化法。晶核层340的材质例如为氮化硅，其形成方法例如为低压化学气相沉积法或加热氮化法。接着使用同一掩模依序图案化晶核层340、反熔丝层330、N型掺杂层320及导体层310，以形成多条平行的长条状堆栈结构342，其中导体层310作为第一层记忆胞的字符线。然后，于各堆栈结构342之间填入绝缘层350，其材质例如为氧化硅。
请参照图3B，接着于基底300上形成绝缘层352，再图案化绝缘层352以形成多条平行沟渠353，其走向与前一绝缘层350中的堆栈结构342垂直。然后，于沟渠353中依序填入P型掺杂层354、导体层356、N型掺杂层358、反熔丝层360及晶核层362，以形成堆栈结构363。其中，P型掺杂层354的材质为非晶硅或复晶硅，导体层356作为第一层与第二层记忆胞的位线，N型掺杂层358、反熔丝层360及晶核层362为第二层记忆胞的一部分，而导体层356、N型掺杂层358、反熔丝层360及晶核层362的材质如前所述。此处须特别说明的是，如果只要形成一层记忆胞，则以上步骤仅须进行至导体层356的填入步骤即可。接下来进行一回火步骤，以使与晶核层340接触部分的P型掺杂层354转变成单晶硅层，即完成了第一层记忆胞的制作，其中任一P型单晶硅层354、其下方的晶核层340与反熔丝层330，以及与此P型单晶硅层354重叠的部分的N型掺杂层320合组成一个记忆胞。
请参照图3C，接着重复进行图3B所示的形成绝缘层、定义沟渠，以及填入非晶硅或复晶硅的P型掺杂层(364)与导体层(366)的步骤，其不同之处仅在于此绝缘层中沟渠的走向与前一绝缘层352中沟渠353的走向垂直，即平行纸面的方向，因此该绝缘层及其中的沟渠并未显示于图3C中。接着进行回火，以使每一晶核层362上方部分的P型掺杂层364转变成单晶硅层364a，即完成第二层的记忆胞，其中任一P型单晶硅层364a、其下方的晶核层362与反熔丝层360，以及与此P型单晶硅层364a重叠的部分的N型掺杂层358合组成一个记忆胞。另外，导体层366作为第二层记忆胞的字符线。
依此类推，只要继续循环进行上述步骤，即可形成更高层的记忆胞。举例来说，请参照图3D，如以镶嵌的方式在每一导体层366上继续形成N型掺杂层368、反熔丝层370与晶核层372，所得的P型掺杂层364、P型单晶硅层364a、导体层366、N型掺杂层368、反熔丝层370与晶核层372的堆栈结构373即与图3B所示的P型掺杂层354、导体层356、N型掺杂层358、反熔丝层360与晶核层362的堆栈结构363相同，差别仅在于该上下层堆栈结构363与373的走向互相垂直。接着，继续形成绝缘层374，并以上述镶嵌方式形成位于沟渠375中的复晶硅或非晶硅P型掺杂层376与导体层378的堆栈结构380，然后回火以使晶核层372上的P型掺杂层376转变成单晶硅，即完成了第三层记忆胞。
简言之，只要不断重复图3B或3D所示的形成绝缘层、定义沟渠，以及以镶嵌方式形成P型掺杂层、导体层、N型掺杂层、反熔丝层与晶核层的堆栈结构的步骤，即可形成具有多层记忆胞的单次可程序只读存储器，其中上下相邻的两绝缘层中的沟渠/堆栈结构的走向垂直，如图3B的堆栈结构342与363的情形。另外，最后一个循环所形成的堆栈结构只包含P型掺杂层与导体层而已，如图3C-3D所示，其中导体层作为最高层记忆胞的字符线或位线。这是因为最高层记忆胞之上不再形成其它记忆胞，所以最高层的堆栈结构不必形成N型掺杂层、反熔丝层与晶核层。
另一方面，就本第三实施例的单次可程序只读存储器的结构而言，如只要形成单层记忆胞，则以上步骤进行至图3B所示的导体层356的填入步骤即可；如只要形成两层记忆胞，则以上步骤进行至第3C图所示的导体层366的填入步骤即可。归纳来说，如图3C与3D所示，本第三实施例的三度空间单次可程序只读存储器包括至少三层长条状堆栈结构，其中上下相邻两层的堆栈结构的走向不同(如363与373)，而每一堆栈结构(以363为例)皆包括由下至上堆栈的P型硅层(354)、导体层(356)、N型半导体层(358)、反熔丝层(360)，以及晶核层(362)。其中，最下层的堆栈结构342不包含P型硅层，如图3C-3D所示，导体层310下并无P型硅层；并且，最上层的堆栈结构不包含N型半导体层、反熔丝层与晶核层，如图3D所示，导体层378之上并无其它层。另外，每一P型硅层(以364为例)皆由多个单晶硅块(364a)与其间的复晶硅块构成，其中任一单晶硅块(364a)位于与此P型硅层(364)交叠的一下层堆栈结构(363)的晶核层(362)之上，且任一复晶硅块位于二单晶硅块(364a)之间。
另外，如本领域的技术人员所知，上述第三实施例的单次可程序只读存储器中各P型掺杂层与N型掺杂层的掺杂型态也可互换，以满足实际的需求。
如上所述，在本发明第三实施例的单次可程序只读存储器中，构成PN接面的P型掺杂层与N型掺杂层二者中至少有一者为单晶硅层，所以PN接面的性质较为一致，且在逆向偏压下的漏电也可减少。因此，利用这种PN接面的单次可程序只读记忆胞的特性也较为一致，且漏电量也可降低。
另外，本实施例将定义单晶硅的形成位置的步骤与制程中原本即需的镶嵌制程整合，亦即在层间绝缘层的开口所暴露的晶核层上形成单晶硅层。因此，本发明不必如习知方法般使用一道额外的光罩来定义高晶核密度层(等同于上述晶核层)或低晶核密度层(等同于上述反熔丝层)。
第四实施例图4A-4F所示为本发明第四实施例的单次可程序只读存储器制程，其中图4C/4E/4F所示为第四实施例的具有单层/双层/三层记忆胞的单次可程序只读存储器的结构。
请参照图4A，首先依序于基底400上形成导电层410、N型掺杂层420、反熔丝层430与P型非晶硅层440，其中导体层410、N型掺杂层420、反熔丝层430的材质与形成方法可如前面所述。接着，依序图案化上述各层，以形成多条平行的长条状堆栈结构442，然后在各堆栈结构的442间填入绝缘层445。其中，导体层410作为第一层记忆胞的字符线。
请参照图4B，接着在基底400上形成另一绝缘层450，再于其中形成多条平行沟渠452，其走向与绝缘层445中的堆栈结构442相垂直。然后于沟渠452所暴露的P型非晶硅层440上形成晶核层454，其例如为一锗晶种层。由于锗晶种层的形成方法已于第二实施例中详述，故不再加以赘述。接着进行一回火步骤，其温度较佳介于500℃到550℃之间，以使晶核层454下方部分的P型非晶硅层440转变成P型单晶硅层440a。此时P型单晶硅层440a、N型掺杂层420及其间的反熔丝层430即构成了第一层的记忆胞。
请参照图4C，接着去除晶核层454，再依序于沟渠452中填入导体层456、N型掺杂层458与反熔丝层460，以形成堆栈结构461，其中导体层456作为其下方第一层记忆胞与其上方第二层记忆胞的位线，而N型掺杂层458与反熔丝层460为第二层记忆胞的一部分。也就是说，如只要形成一层记忆胞，则以上步骤进行至导体层456的填入步骤即可。
请参照图4D，接着在基底400上方形成另一P型非晶硅层462，然后于P型非晶硅层462上形成图案化的掩模层464，其暴露出P型非晶硅层462的多个部分，其中每一个部分位于一N型掺杂层458的上方，故其呈亦长条状。此掩模层464的材质例如为低温氧化硅(Low-Temperature Oxide，LTO)，其以电浆化学气相沉积法(PECVD)形成。然后，在P型非晶硅层462所暴露出的长条状部分上形成长条状的晶核层466，其例如为上述锗晶种层。接着进行回火，以使晶核层466下方的P型非晶硅层462转变成P型单晶硅层462a。在形成P型单晶硅层462a之后，即可去除掩模层464与晶核层466。
请参照图4E，接着在包含单晶硅层462a的P型非晶硅层462上形成导体层468，再定义导体层468与包含单晶硅层462a的P型非晶硅层462，以形成堆栈结构469，其走向与前一绝缘层450之中的堆栈结构461垂直，而与最底层的堆栈结构442相同。其中，定义后的导体层468作为第二层记忆胞的字符线。如此，即完成了第二层记忆胞，其中任一P型单晶硅层462a、其下方的反熔丝层460，以及此P型单晶硅层462a下方部分的N型掺杂层458构成一个单次可程序只读记忆胞。
再者，如同第三实施例的情形，只要循环进行上述步骤，本第四实施例的单次可程序只读存储器制程亦可形成具有多层记忆胞的三度空间内存。请同时参照图4E与4F，如欲形成第三层记忆胞，则须在定义导体层468与包含单晶硅层462a的P型非晶硅层462之前，先于导体层468上形成更上层的N型掺杂层470、反熔丝层472与P型非晶硅层474，然后再依序图案化P型非晶硅层474、反熔丝层472、N型掺杂层470、导体层468与P型非晶硅层462，以形成长条状的堆栈结构475，其走向与前一绝缘层450中的堆栈结构461垂直。接着，重复图4B所示的单晶硅层(440a)的形成步骤至图4C所示的导体层(456)的填入步骤，以形成单晶硅层474a、绝缘层476及镶嵌于绝缘层476中的导体层478，即得具有三层记忆胞的OTP-ROM。
再者，如在堆栈结构475形成后，重复图4B所示的单晶硅层(440a)的形成步骤至图4E所示的定义字符线(468)的步骤，即得具有四层记忆胞的OTP-ROM。依此类推，直到制作出预定层数的记忆胞为止。
另一方面，就本第四实施例的单次可程序只读存储器的结构而言，如只要形成单层记忆胞，则以上步骤进行至图4C所示的导体层456的填入步骤即可；如只要形成两层记忆胞，则以上步骤进行至图4E所示的导体层468及P型非晶硅层462的定义步骤即可。归纳来说，如图4E-4F所示，本第四实施例的三度空间单次可程序只读存储器包括至少三层的长条状堆栈结构(442、461与469)，其中上下相邻两层的长条状堆栈结构的走向不同，如442与461的情形，或461与469的情形。
请继续参照图4E-4F，奇数层中的每一堆栈结构(以475为例)包括由下至上堆栈的P型下硅层(462)、导体层(468)、N型半导体层(470)、反熔丝层(472)，以及P型上硅层(474)。其中，第一层的堆栈结构不包括下硅层，如图4E-4F所示，导体层410之下并无其它层。另外，当最顶层者为奇数层时，该最顶层的堆栈结构不包括N型半导体层、反熔丝层及P型上硅层，如图4E所示，其最顶层为第3层，且导体层468之上并无其它层。各偶数层中的每一堆栈结构(以461为例)包括由下至上堆栈的导体层(456)、N型半导体层(458)，以及反熔丝层(460)。另外，当最顶层为偶数层时，此最顶层的堆栈结构并不包括半导体层与反熔丝层，如第4F所示，其最顶层为第4层，且导体层478之上并无其它层。同时，奇数层的堆栈结构的下硅层(以462为例)由下单晶硅块(462a)与其间的下非晶硅块构成，其中任一下单晶硅块(462a)位于与该下硅层(462)交叠的一下偶数层堆栈结构(461)的反熔丝层(460)之上，且任一下非晶硅块位于二下单晶硅块(462a)之间。另外，奇数层的堆栈结构的上硅层(以440为例)由上单晶硅块(440a)与其间的上非晶硅块所构成，其中任一上单晶硅块(440a)位于与该上硅层(440)交叠的一上偶数层堆栈结构(461)的导体层(456)之下，且任一上非晶硅块位于二上单晶硅块(440a)之间。
另外，如本领域的技术人员所知，上述第四实施例的单次可程序只读存储器中各P型掺杂层与N型掺杂层的掺杂型态也可互换，以满足实际的需求。
如上所述，在本发明第四实施例的单次可程序只读存储器中，构成PN接面的P型掺杂层与N型掺杂层二者中至少有一者为单晶硅层，所以PN接面的性质较为一致，且在逆向偏压下的漏电也可减少。因此，利用此种PN接面的单次可程序只读记忆胞的特性也较为一致，且漏电量也可降低。
另外，图4B所示的单晶硅层形成步骤与制程中原本即有的镶嵌制程整合，亦即在层间绝缘层450的开口452中形成晶核层454，再使其下方的非晶硅转变成单晶硅。因此，此步骤不必形成并图案化额外的牺牲层以定义晶核层的形成位置。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。
权利要求
1.一种形成PN接面的方法，包括于一基底上形成一堆栈结构，该堆栈结构包括由下至上的一第一掺杂层、一介电层与一晶核层；于该基底上形成具有一开口的一绝缘层，该开口暴露出部分的该晶核层；于该开口中形成一第二掺杂层，该第二掺杂层的材质为复晶硅与非晶硅二者之一；进行一回火步骤，以使该第二掺杂层转变为一第一单晶硅层；以及使该介电层电性崩溃，该第一掺杂层与该第二掺杂层二者中有一者为P型掺杂，另一者为N型掺杂。
2.如权利要求1所述的形成PN接面的方法，其中该第一掺杂层包括一第二单晶硅层。
3.如权利要求1所述的形成PN接面的方法，其中该第一掺杂层包括一复晶硅层。
4.如权利要求3所述的形成PN接面的方法，其中该第二掺杂层的主要载子浓度小于该第一掺杂层的主要载子浓度。
5.如权利要求1所述的形成PN接面的方法，其中该晶核层包括一氮化硅层。
6.如权利要求1所述的形成PN接面的方法，其中该介电层的材质包括氧化硅。
7.一种形成PN接面的方法，包括于一基底上形成一堆栈结构，该堆栈结构包括由下至上的堆栈一第一掺杂层、一介电层及一第二掺杂层，其中该第一与该第二掺杂层二者之一为P型掺杂层，另一为N型掺杂层，且该第二掺杂层的材质为复晶硅与非晶硅二者之一；于该基底上形成具有一开口的一绝缘层，该开口暴露出部分该第二掺杂层；于该开口中的该第二掺杂层上形成一晶核层；进行一回火步骤，以使该晶核层下方的该第二掺杂层转变为一第一单晶硅层；以及使该介电层电性崩溃。
8.如权利要求7所述的形成PN接面的方法，其中该第一掺杂层包括一第二单晶硅层。
9.如权利要求第7项所述的形成PN接面的方法，其中该第一掺杂层包括一复晶硅层。
10.如权利要求9所述的形成PN接面的方法，其中该第二掺杂层的主要载子浓度小于该第一掺杂层的主要载子浓度。
11.如权利要求7所述的形成PN接面的方法，其中该晶核层包括一锗晶种层。
12.如权利要求11所述的形成PN接面的方法，其中形成该锗晶种层的方法包括选择性地在该开口所暴露的该第二掺杂层上沉积锗；以及进行回火以使沉积的锗转变成单晶锗。
13.一种单次可程序只读存储器制程，包括(a).提供一基底，该基底上已形成有一绝缘层，以及位于该绝缘层中的复数个沟渠中的复数个长条状的堆栈结构，任一堆栈结构包括由下而上堆栈的具有一第一掺杂型态的一半导体层、一反熔丝层，以及一晶核层；(b).于该基底上形成次一绝缘层；(c).于该次一绝缘层中形成复数个沟渠，这些沟渠的走向与前一绝缘层中的沟渠不同，而暴露出每一晶核层的复数个部分；(d).于该次一绝缘层的这些沟渠中填入具一第二掺杂型态的一复晶硅层；以及(e).进行一回火步骤，以使每一晶核层的每一这些部分上方的该复晶硅层转变成一单晶硅层，一单晶硅层、该单晶硅层下方的该晶核层与该反熔丝层，以及该单晶硅层下方的一半导体层中与该单晶硅层重叠的部分作为一记忆胞。
14.如权利要求13所述的单次可程序只读存储器制程，其中每一堆栈结构更包括位于该半导体层下方的一导体层；并且该方法更包括(f).于该次一绝缘层的每一沟渠中填入次一导体层。
15.如权利要求14所述的单次可程序只读存储器制程，更包括下列步骤，以形成一三度空间内存(g).于该次一绝缘层的每一沟渠中的次一导电层上形成具有该第一掺杂型态的次一半导体层、次一反熔丝层及次一晶核层，而构成次一堆栈结构；以及循环进行步骤(b)-(g)，以形成更上层的绝缘层与堆栈结构，直至形成预定层数的记忆胞为止，其中上下相邻两绝缘层中的沟渠走向不同，且最后一个循环不进行步骤(g)。
16.如权利要求14所述的单次可程序只读存储器制程，其中在该基底上形成该绝缘层与这些堆栈结构的方法包括依序于该基底上沉积一导体材料、一第一型掺杂半导体材料、一反熔丝材料及一晶核材料；图案化该晶核材料、该反熔丝材料、该第一型掺杂半导体材料及该导体材料，以形成这些堆栈结构；以及于这些堆栈结构之间填入一绝缘材料。
17.如权利要求13所述的单次可程序只读存储器制程，其中该晶核层的材质包括氮化硅。
18.如权利要求13所述的单次可程序只读存储器制程，其中该反熔丝层的材质包括氧化硅。
19.一种单次可程序只读存储器制程，包括(a).提供一基底，该基底上已形成有一绝缘层，以及位于该绝缘层中的复数个沟渠中的复数个长条状的堆栈结构，任一堆栈结构包括由下至上堆栈的具有一第一掺杂型态的一半导体层、一反熔丝层，以及具有一第二掺杂型态的一非晶硅层；(b).于该基底上形成次一绝缘层；(c).于该次一绝缘层中形成复数个沟渠，这些沟渠的走向与前一绝缘层中的沟渠不同，而暴露出前一绝缘层中每一非晶硅层的复数个部分；(d).于该次一绝缘层的这些沟渠中形成一晶核层；(e).进行一回火步骤，以使每一非晶硅层的每一这些部分转变成一单晶硅层；(f).去除该晶核层；以及(g).于该次一绝缘层的每一沟渠中形成一导体层，一单晶硅层、该单晶硅层下方的该反熔丝层，以及该单晶硅层下方的一半导体层中与该单晶硅层重叠的部分作为一记忆胞。
20.如权利要求19所述的单次可程序只读存储器制程，其中在该次一绝缘层的这些沟渠中形成该晶核层的方法包括选择性地在这些沟渠所暴露的这些非晶硅层的这些部分上沉积锗；进行回火以使沉积的锗转变成单晶锗。
21.如权利要求19所述的单次可程序只读存储器制程，更包括下列步骤(h).于该次一绝缘层的每一沟渠中的该导体层上形成具有该第一掺杂型态的次一半导体层及次一反熔丝层；(i).于该基底上形成具有该第二掺杂型态的次一非晶硅层；(j).于该次一非晶硅层上形成复数个长条状的晶核层，其中任一晶核层位在一次一半导体层的上方；(k).进行一回火步骤，以使这些晶核层下方的复数个部分的该次一非晶硅层转变成单晶硅；(l).去除这些晶核层；(m).于包含单晶硅在内的该次一非晶硅层上形成次一导体层；以及(n).定义该次一导体层与包含单晶硅在内的该次一非晶硅层，以形成复数个长条状堆栈结构，这些堆栈结构的走向与该次一绝缘层中的这些沟渠不同。
22.如权利要求21所述的单次可程序只读存储器制程，其中于该次一非晶硅层上形成复数个晶核层，即步骤(j)的方法包括于该次一非晶硅层上形成一掩模层；图案化该掩模层以形成复数个沟渠，其中任一沟渠暴露出位于一次一半导体层上方的长条状部分的该次一非晶硅层；以及选择性地在暴露出的该次一非晶硅层上形成单晶锗，以作为这些晶核层；并且该制造方法更包括在形成该次一导体层之前去除该掩模层。
23.如权利要求22所述的单次可程序只读存储器制程，其中该掩模层的材质包括低温氧化硅(LTO)。
24.如权利要求21所述的单次可程序只读存储器制程，其中步骤(m)更包括依序于该次一导体层上形成具有该第一掺杂型态的又一半导体层、又一反熔丝层及具有该第二掺杂的又一非晶硅层，且步骤(n)依序定义该又一非晶硅层、该又一反熔丝层、该又一半导体层、该次一导体层与该次一非晶硅层，而得复数个长条状堆栈结构，这些堆栈结构的走向与该次一绝缘层中的这些沟渠不同；且该制造方法更包括(o).于这些堆栈结构之间填入又一绝缘层；以及循环进行步骤(b)-(o)，以形成更上层的绝缘层与堆栈结构，直到形成预定层数的记忆胞为止，该循环步骤终止于步骤(g)或(n)，且当该循环步骤终止于一步骤(n)时，该最终步骤(n)及其前一步骤(m)如权利要求21所述。
25.如权利要求19所述的单次可程序只读存储器制程，其中每一堆栈结构更包括位于该半导体层下方的一底导体层。
26.如权利要求25所述的单次可程序只读存储器制程，其中在该基底上形成这些堆栈结构的方法包括依序于该基底上沉积一导体材料、一第一型掺杂半导体材料、一反熔丝材料及一第二型掺杂非晶硅材料；图案化该第二型掺杂非晶硅材料、该反熔丝材料、该第一型掺杂半导体材料及该导体材料，以形成这些堆栈结构；以及于这些堆栈结构之间填入一绝缘材料。
27.如权利要求19所述的单次可程序只读存储器制程，其中该晶核层包括一锗晶种层。
28.一种单次可程序只读记忆胞，包括一第一掺杂层，位于一基底上，并具有一第一掺杂型态；一反熔丝层，位于该第一掺杂层上；一晶核层，位于该反熔丝层上；以及一第二掺杂层，位于该晶核层上，并具有一第二掺杂型态，该第二掺杂层的材质为单晶硅。
29.如权利要求28所述的单次可程序只读记忆胞，其中该第一掺杂层的材质包括单晶硅。
30.如权利要求28所述的单次可程序只读记忆胞，其中该第一掺杂层的材质为复晶硅。
31.如权利要求30所述的单次可程序只读记忆胞，其中该第二掺杂层的主要载子浓度小于该第一掺杂层的主要载子浓度。
32.如权利要求28所述的单次可程序只读记忆胞，其中该晶核层的材质包括氮化硅。
33.如权利要求28所述的单次可程序只读记忆胞，其中该反熔丝层的材质包括氧化硅。
34.一种单次可程序只读存储器，包括复数个长条状的堆栈结构，每一堆栈结构皆包括由下而上堆栈的具有一第一掺杂型态的一半导体层、一反熔丝层，以及一晶核层；以及具有一第二掺杂型态的复数个长条状硅层，位于这些堆栈结构上方，且与这些堆栈结构交错，每一长条状硅层皆由交替排列的复数个复晶硅块与复数个单晶硅块构成，任一单晶硅块位于与该长条状硅层交叠的一堆栈结构的该晶核层之上，且任一复晶硅块位于二单晶硅块之间。
35.如权利要求34所述的单次可程序只读存储器，其中每一堆栈结构更包括位于该半导体层下方的一底导体层，且每一长条状硅层上更配置有一上导体层。
36.如权利要求34所述的单次可程序只读存储器，其中该晶核层的材质包括氮化硅。
37.如权利要求34所述的单次可程序只读存储器，其中该反熔丝层的材质包括氧化硅。
38.一种单次可程序只读存储器，包括至少三层长条状的堆栈结构，每一层皆包括复数个堆栈结构，且上下相邻两层的堆栈结构的走向不同，而每一堆栈结构包括由下至上堆栈的具有一第二掺杂型态的一硅层、一导体层、具有一第一掺杂型态的一半导体层、一反熔丝层，以及一晶核层，最下层的堆栈结构不包含该硅层，且最上层的堆栈结构不包含该半导体层、该反熔丝层与该晶核层；并且每一硅层皆由交替排列的复数个复晶硅块与复数个单晶硅块构成，任一单晶硅块位于与该硅层交叠的一下层堆栈结构的该晶核层之上，且任一复晶硅块位于二单晶硅块之间。
39.一种单次可程序只读存储器，包括复数个长条状堆栈结构，其位于一基底上，每一堆栈结构皆包括由下至上堆栈的具有一第一掺杂型态的一半导体层、一反熔丝层，以及具有一第二掺杂型态之一硅层；以及复数个长条状导体层，其位于这些堆栈结构上方，这些长条状导体层的走向与这些堆栈结构不同，而与这些堆栈结构交错，每一硅层皆由交替排列的复数个非晶硅块与复数个单晶硅块构成，任一单晶硅块位于与该硅层交叠的一长条状导体层之下，且任一非晶硅块位于二单晶硅块之间。
40.如权利要求39所述的单次可程序只读存储器，其中每一堆栈结构更包括位于该半导体层下方的一底导体层。
41.如权利要求39所述的单次可程序只读存储器，其中该反熔丝层的材质包括氧化硅。
42.一种单次可程序只读存储器，包括至少三层长条状的堆栈结构，每一层皆包括复数个堆栈结构，且上下相邻两层的堆栈结构的走向不同，各奇数层中的每一堆栈结构皆包括由下至上堆栈的具有一第二掺杂型态的一下硅层、一导体层、具有一第一掺杂型态的一半导体层、一反熔丝层，以及具有该第二掺杂型态的一上硅层，第一层的堆栈结构不包括该下硅层，且当最顶层为奇数层时，该最顶奇数层的堆栈结构不包括该半导体层、该反熔丝层及该上硅层；各偶数层中的每一堆栈结构皆包括由下至上堆栈的一导体层、具有该第一掺杂型态的一半导体层，以及一反熔丝层，且当最顶层为偶数层时，该最顶偶数层的堆栈结构不包括该半导体层与该反熔丝层；一奇数层中的每一堆栈结构的该下硅层由交替排列的复数个下非晶硅块与复数个下单晶硅块构成，任一下单晶硅块位于与该下硅层交叠的一下偶数层堆栈结构的该反熔丝层之上，且任一下非晶硅块位于二下单晶硅块之间；并且一奇数层中的每一堆栈结构的该上硅层由交替排列的复数个上非晶硅块与复数个上单晶硅块构成，任一上单晶硅块位于与该上硅层交叠的一上偶数层堆栈结构的该导体层之下，且任一上非晶硅块位于二上单晶硅块之间。
全文摘要
一种形成PN接面的方法，以及相关的单次可程序只读存储器的结构与制程。其中，PN接面形成方法是先形成N型掺杂层－介电层－晶核层的堆栈结构，再于基底上形成具有开口的绝缘层。接着于开口中形成P型复晶硅或非晶硅层，再进行回火，以使复晶硅或非晶硅层转变为单晶硅层，然后使介电层电性崩溃。单次可程序只读存储器制程应用上述PN接面形成方法而得到，其中下方掺杂层、介电层与晶核层构成一长条状堆栈结构，且绝缘层中所形成者为沟渠，其走向与长条状堆栈结构不同。
文档编号H01L21/70GK1591780SQ0315648
公开日2005年3月9日 申请日期2003年9月1日 优先权日2003年9月1日
发明者吴昭谊, 李明修 申请人:旺宏电子股份有限公司