一种并行高速链路系统的快速时域仿真方法
【专利摘要】本发明公开了一种并行高速链路系统的快速时域仿真方法，本发解决现有技术对于脉冲边沿不对称及器件非线性系统驱动器无法得到最坏码型和最坏眼图，对信号抖动参数的计算描述不明确，眼宽的计算精度不高的问题。本发明实现步骤是：(1)选用并行高速链路系统；(2)建立SPICE模型；(3)获得边沿响应信号(4)计算仿真阶数；(5)获得上升边和下降边向量(6)获得最坏码型序列向量；(7)获得预估的最坏眼图；(8)用步骤(2)建立的SPICE模型仿真最坏眼图；(9)获得预估精度的绝对误差。本发明能够得到精确的眼宽和抖动数据。
【专利说明】一种并行高速链路系统的快速时域仿真方法
【技术领域】
[0001] 本发明属于电子【技术领域】，更进一步涉及高速电路设计的快速时域仿真【技术领域】 中的一种并行高速链路系统的快速时域仿真方法。本发明可应用于对并行高速链路系统中 最坏系统性能的评估。
【背景技术】
[0002] 随着电子系统向高速、高密度、低电压和大电流的趋势发展，板级互连的速度也越 来越快，反射，串扰，地弹以及码间串扰（intersymbol interference ISI)等信号完整性问 题日益凸显，上述问题对并行高速链路系统接收的信号质量有着严重的影响，因此在并行 高速链路设计中快速评估这些信号完整性问题对系统性能的影响至关重要。目前预估并行 高速链路系统性能的方法主要有统计域方法和时域方法，而基于统计链路的仿真流程中假 设数据模板和抖动频谱是白色的，系统是线性的。这些假设将导致仿真不够准确。而时域 快速仿真方法不仅能克服统计域仿真方法的缺陷还可以对并行高速链路系统性能进行准 确快速的评估。
[0003] Casper Β· K.，Haycok M. and Mooney R 发表的 "An accurate and efficient analysis method for multi-Gb/s chip-to-chip signaling schemes，' （IEEE Symposium on VLSI Circuits Digest of Technical Papers. 2002, Jun. 54 - 57)论文，文中首次提出 峰值失真分析（Peak Distortion Analysis PDA)时域仿真方法，它是真正意义上开创快速 时域仿真技术的先河。峰值失真分析（Peak Distortion Analysis PDA)预测最坏码型总体 分两部分：第一部分，预测码间串扰（Inter Symbol Interference ISI)影响的码型；第二 部分，预测串扰影响的码型。串扰影响的预测不需要定主光标，其他步骤和码间串扰（Inter Symbol Interference ISI) 一致。串扰的操作比码间串扰（Inter Symbol Interference ISI)更简单，只需要依照码间串扰（Inter Symbol Interference ISI)后两个操作步骤即 可。但是，该方法的不足之处在于：对于上升边响应和下降边响应不对称的情况，若采用峰 值失真分析（Peak Distortion Analysis PDA)方法，边沿响应连1的情况将预测不准确。所 以对于边沿不对称的驱动器构成的系统，峰值失真分析（Peak Distortion Analysis PDA) 方法预测的眼高可能会比实际值偏大。
[0004] Rambus Inc.，Los Altos, CA(US)申请的发明专利 "TECHNIQUE FOR DETERMINING PERFORMANCE CHARACTERISTICS OF ELECTRONIC SYSTEMS" （United States Patent Application, Appl. No. :10/097133, Patent No. :US 6775809BI, Date of Patent:Aug,10, 2004)中公开了一种双边沿响应（Double Edge Responses DER)时域仿真方法。该方法主 要为两步：第一步，求向量，第二步，解向量。该方法的目的是求解出引起边沿脉冲响应中 最坏的高电平，最坏的低电平，最好的高电平，最好的低电平的向量。该方法的不足之处在 于：对于脉冲边沿不对称及器件非线性系统驱动器有可能无法得到最坏码型和最坏眼图； 虽然双边沿响应（Double Edge Responses DER)时域仿真方法可以仿真非线性系统，但是 由于双边沿响应（Double Edge Responses DER)时域仿真方法没有考虑当前位周期（Unit Inerval UI)范围外的驱动器的开关活动，所以该方法不能充分捕获系统的非线性效应对 后续码元的影响。
[0005] Ren J. and Oh D 发表的 "Multiple edge responses for fast and accurate system simulations，'（IEEE Transactions on Advanced Packaging. 2008, Nov, 31 (4). 74 1 - 748.)论文中提出了多边沿响应（Multiple Edge Responses MER)时域仿真方法。该 方法的具体步骤如下：1、定义多边沿响应（Multiple Edge Responses MER)上升边、下降 边；2、求向量；3、确定仿真阶数；4、解向量。该方法的不足之处在于：该方法对信号抖动参 数的计算描述不够明确，最后结果验证中仅给出了眼高的对比数据而未给出眼宽的对比数 据，并且眼宽的计算精度不高。
【发明内容】
[0006] 本发明的目的在于克服上述已有技术的不足，提出一种并行高速链路系统的快速 时域仿真方法（Best Time-Domain Simulation BTDS)，以获得脉冲边沿不对称及器件非线 性系统驱动器的最坏码型，并且提高了眼宽的仿真精度，进而设计出良好的系统驱动器。
[0007] 为实现上述目的，本发明的具体步骤包括如下：
[0008] (1)选用并行高速链路系统。
[0009] (2)建立 SPICE 模型：
[0010] 将并行高速链路系统中的线宽、线间距、介质厚度、介电常数、损耗因子和传输线 厚度参数值，赋给通用模拟电路仿真器SPICE模型中对应的参数，完成并行高速链路系统 的SPICE模型的建立。
[0011] (3)获得边沿响应信号：
[0012] (3a)将基准的上升边信号00000001111加载到通用模拟电路仿真器SPICE模型中 进行仿真，得到基准上升边响应信号；
[0013] (3b)将基准的下降边信号111 11110000加载到通用模拟电路仿真器SPICE模型中 进行仿真，得到基准下降边响应信号；
[0014] (3c)将有前导位0101010的上升边信号01010101111和零信号01010100000加载 到通用模拟电路仿真器SPICE模型中进行仿真，将这两个信号的仿真结果相减，得到受前 导位影响上升边响应信号；
[0015] (3d)将有前导位0101010的零信号01010100000加载到通用模拟电路仿真器 SPICE模型中进行仿真，得到受前导位影响下降边响应信号。
[0016] (4)计算仿真阶数：
[0017] 按照下式，计算仿真并行高速链路系统中最坏眼图的阶数；
[0018] N = - t
[0019] 其中：N表示仿真并行高速链路系统中最坏眼图的阶数，T表示基准上升边响应信 号和受前导位影响上升边响应信号相减的差值大于〇. 1%的持续时间，t表示基准上升边 响应信号的上升边的上升时间。
[0020] (5)获得上升边和下降边向量：
[0021] (5a)将受前导位影响上升边响应信号值，与逻辑0响应信号值之差超过0. 001的 第一个点，设定为受前导位影响上升边响应信号的采样起点；
[0022] (5b)将有前导位0101010的上升边信号01010101111，加载到通用模拟电路仿真 器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响 上升边响应信号；
[0023] (5c)对仅有码间串扰的受前导位影响上升边响应信号，从采样起点处以上升边信 号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，获得15组仅有 码间串扰的受前导位影响上升边响应信号向量；
[0024] (5d)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前 导位影响上升边响应信号相加，获得有串扰噪声时的受前导位影响上升边响应信号；
[0025] (5e)对有串扰噪声时的受前导位影响上升边响应信号，从采样起点处以上升边信 号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，，获得15组有 串扰噪声时的受前导位影响上升边响应信号向量；
[0026] (5f)将受前导位影响下降边响应信号值，与逻辑1响应信号值之差超过0. 001的 第一个点，设定为受前导位影响下降边响应信号的采样起点；
[0027] (5g)将有前导位0101010的下降边信号01010100000,加载到通用模拟电路仿真 器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响 下降边响应信号；
[0028] (5h)对仅有码间串扰的受前导位影响下降边响应信号，从采样起点处以下降边信 号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组仅有 码间串扰的受前导位影响下降边响应信号向量；
[0029] (5i)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前 导位影响下降边响应信号相加，获得有串扰噪声时的受前导位影响下降边响应信号；
[0030] (5j)对有串扰噪声时的受前导位影响下降边响应信号，从采样起点处以下降边信 号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组有串 扰噪声时的受前导位影响下降边响应信号向量。
[0031] (6)获得最坏码型序列向量：
[0032] 采用格子法，对有串扰噪声时的受前导位影响上升边和下降边响应信号向量进行 计算，得到最坏累计电压和引起最坏眼图的最坏码型序列向量。
[0033] (7)获得预估的最坏眼图：
[0034] 将获得的最坏码型序列向量加载到通用模拟电路仿真器SPICE模型中进行仿真， 将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼 高和眼宽。
[0035] (8)仿真并行高速链路系统的最坏眼图：
[0036] 用通用模拟电路仿真器SPICE生成上升边和下降边不对称的输入信号，将输入信 号加载到步骤（2)中的并行高速链路系统的通用模拟电路仿真器SPICE模型中进行仿真， 将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼 高和眼宽。
[0037] (9)获得预估精度的绝对误差：
[0038] (9a)将步骤（8)中的最坏眼高与步骤（7)中预估的最坏眼高代入下式，计算预估 最坏眼高的绝对误差；
[0039]
【权利要求】
1. 一种并行高速链路系统的快速时域仿真方法，具体步骤如下： (1) 选用并行高速链路系统； (2) 建立SPICE模型： 将并行高速链路系统中的线宽、线间距、介质厚度、介电常数、损耗因子和传输线厚度 参数值，赋给通用模拟电路仿真器SPICE模型中对应的参数，完成并行高速链路系统的通 用模拟电路仿真器SPICE模型的建立； (3) 获得边沿响应信号： (3a)将基准的上升边信号00000001111加载到通用模拟电路仿真器SPICE模型中进行 仿真，得到基准上升边响应信号； (3b)将基准的下降边信号11111110000加载到通用模拟电路仿真器SPICE模型中进行 仿真，得到基准下降边响应信号； (3c)将有前导位0101010的上升边信号01010101111和零信号01010100000加载到通 用模拟电路仿真器SPICE模型中进行仿真，将这两个信号的仿真结果相减，得到受前导位 影响上升边响应信号； (3d)将有前导位0101010的零信号01010100000加载到通用模拟电路仿真器SPICE模 型中进行仿真，得到受前导位影响下降边响应信号； (4) 计算仿真阶数： 按照下式，计算仿真并行高速链路系统中最坏眼图的阶数；
其中：N表示仿真并行高速链路系统中最坏眼图的阶数，T表示基准上升边响应信号和 受前导位影响上升边响应信号相减的差值大于〇. 1 %的持续时间，t表示基准上升边响应 信号的上升边的上升时间； (5) 获得上升边和下降边向量： (5a)将受前导位影响上升边响应信号值与逻辑0响应信号值之差超过0. 001的第一个 点，设定为受前导位影响上升边响应信号的采样起点； (5b)将有前导位0101010的上升边信号01010101111，加载到通用模拟电路仿真器 SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响上升 边响应信号； (5c)对仅有码间串扰的受前导位影响上升边响应信号，从采样起点处以上升边信号 01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，获得15组仅有码 间串扰的受前导位影响上升边响应信号向量； (5d)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位 影响上升边响应信号相加，获得有串扰噪声时的受前导位影响上升边响应信号； (5e)对有串扰噪声时的受前导位影响上升边响应信号，从采样起点处以上升边信号 0101010111 1的一个位宽为间隔进行采样，采样15次，每次采样50个点，，获得15组有串扰 噪声时的受前导位影响上升边响应信号向量； (5f)将受前导位影响下降边响应信号值，与逻辑1响应信号值之差超过0. 001的第一 个点，设定为受前导位影响下降边响应信号的采样起点； (5g)将有前导位0101010的下降边信号01010100000,加载到通用模拟电路仿真器 SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响下降 边响应信号； (5h)对仅有码间串扰的受前导位影响下降边响应信号，从采样起点处以下降边信号 01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组仅有码 间串扰的受前导位影响下降边响应信号向量； (5i)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位 影响下降边响应信号相加，获得有串扰噪声时的受前导位影响下降边响应信号； (5j)对有串扰噪声时的受前导位影响下降边响应信号，从采样起点处以下降边信号 01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组有串扰 噪声时的受前导位影响下降边响应信号向量； (6) 获得最坏码型序列向量： 采用格子法，对有串扰噪声时的受前导位影响上升边和下降边响应信号向量进行计 算，得到最坏累计电压和引起最坏眼图的最坏码型序列向量； (7) 获得预估的最坏眼图： 将获得的最坏码型序列向量加载到通用模拟电路仿真器SPICE模型中进行仿真，将仿 真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和 眼宽； (8) 仿真并行高速链路系统的最坏眼图： 用通用模拟电路仿真器SPICE生成上升边和下降边不对称的输入信号，将输入信号加 载到步骤（2)中的并行高速链路系统的通用模拟电路仿真器SPICE模型中进行仿真，将仿 真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和 眼宽； (9) 获得预估精度的绝对误差： (9a)将步骤（8)中的最坏眼高与步骤（7)中预估的最坏眼高代入下式，计算预估最坏 眼高的绝对误差；
其中：ηΗ表示预估最坏眼高Η的绝对误差，HBTDS表示用最优时域方法BTDS预估的最坏 眼高H，HSPKE表示用通用模拟电路仿真器SPICE仿真的最坏眼高Η ; (9b)将步骤（8)中的最坏眼宽与步骤（7)中预估的最坏眼宽代入下式，计算眼宽的绝 对误差；
其中：nw表示预估最坏眼宽W的绝对误差，WBTDS表示用最优时域方法BTDS预估的最坏 眼宽W，WSPKE表示用通用模拟电路仿真器SPICE仿真的最坏眼宽W ; (9c)将输入信号位宽减去最坏眼宽得到峰峰值抖动，将峰峰值抖动代入下式，计算峰 峰值抖动绝对误差；
其中：表示预估峰峰值抖动J的绝对误差，JBTDS表示用最优时域方法BTDS预估的峰 峰值抖动J，JSPKE表示用通用模拟电路仿真器SPICE仿真的峰峰值抖动J。
2.根据权利要求1所述的一种并行高速链路系统的快速时域仿真方法，其特征在于， 步骤（6)所述格子法的具体步骤如下： 第一步，将仅有码间串扰的受前导位影响上升边响应信号向量的第一组值与1相减， 得到使用格子法计算所需的上升边向量； 第二步，将仅有码间串扰的受前导位影响下降边响应信号向量的第一组值与1相减， 得到使用格子法计算所需的下降边向量； 第三步，用A1;i，i = 1，2,......，51表示码间串扰对高电平的累积影响电压，其中， i表示码间串扰对高电平的累积影响电压的向量组数；用B1;i，i = 1，2,......，51表示 码间串扰对低电平的累积影响电压，其中，i表示码间串扰对低电平的累积影响电压的向 量组数；设高电平累积影响电压A1;1 = 0,低电平累积影响电压B1;1 = 0 ;用MH(1, i)，i = 1,2,......，51表示引起高电平累积电压的向量，用Mjl，i)，i = 1，2,......，51表示引起 低电平L累积电压的向量； 第四步，用R(Au，\i+1) =0表示上升边向量中从第i个高电平的累积影响电压Au转 变到第i+Ι个高电平的累积影响电压A1;i+1的累加值为0 ;用F (B1; i，B1;i+1) = 0表示下降边向 量中从第i个低电平的累积影响电压^转变到第i+1个低电平的累积影响电压\i+1的累 加值为〇 ;用F(Au，Bu+1) = F(l，i)表示下降边向量中从第i个高电平的累积影响电压& 转变到第i+1个低电平的累积影响电压Bi+1的累加值为F(l，i);用R(Bu，Au +1) = R(l，i) 表示上升边向量中从第i个低电平的累积影响电压氏转变到第i+1个高电平的累积影响 电压Ai+1的累加值为R(l，i); 第五步，从有串扰噪声时的受前导位影响上升边和下降边响应信号向量第0个到第50 个值中依次的查找信号向量的负值，记录负值的位置i ;当高电平累积电压向量坞(1，i+1) 的第i+1个值为1时，第i个高电平累积电压转变到第i+1个高电平累积电压\i+1的 累加值为R(Ai，A i+1);当高电平累积电压的向量MH(1，i+Ι)的第i+Ι个值为0时，第i个高 电平累积电压转变到第i+Ι个高电平累积电压\ i+1的累加值为F(Ai，Bi+1);当查找出 信号向量的所有负值时，得到由第一组有串扰噪声时的受前导位影响上升边响应信号向量 引起的总的高电平累积电压A U51 ; 第六步，重复第五步，直到得出所有有串扰噪声时的受前导位影响上升边响应信号向 量引起的总的高电平累积电压； 第七步，比较得出的所有总的高电平累积电压，得出最坏的累积电压； 第八步，从仅有码间串扰的受前导位影响上升边响应信号向量的第0个到第50个值 中依次的查找信号向量的正值，记录正值的位置i ;当低电平累积电压向量MJ1，i+Ι)的第 i+Ι个值为〇时，第i个低电平累积电压转变到第i+Ι个低电平累积电压\i+1的累加 值为F(Bi，B i+1);当低电平累积电压的向量化(1，i+Ι)的第i+Ι个值为1时，第i个低电平 累积电压转变到第i+Ι个高电平累积电压\ i+1的累加值为R(Bi，Ai+1);当查找出信号 向量的所有正值时，得到由第一组仅有码间串扰的受前导位影响上升边响应信号向量引起 的总的低电平累积电压&,51; 第九步，重复第八步直到得出所有仅有码间串扰的受前导位影响上升边响应信号向量 引起的总的低电平累积电压； 第十步，比较得出的所有总的低电平累积电压，得出最坏的累积电压。
【文档编号】G06F17/50GK104143024SQ201410367337
【公开日】2014年11月12日 申请日期:2014年7月29日 优先权日:2014年7月29日
【发明者】刘洋, 甄江平, 赵强, 原玉章, 林永嘉 申请人:西安电子科技大学