一种便于主板VR Debug测试的设计方法
【专利摘要】本发明提供一种便于主板VR?Debug测试的设计方法，属于服务器供电领域，本发明在主板的EVT阶段，将每组VR输入端电流路径上串联sense电阻，在输出端电流路径上预留出GAP。在主板Debug时，只需将CAP用焊锡连起来即可实现通电，保证主板VR在debug时，逐个VR确认，最终完成所有VR的功能确认，防止Debug时，因某组VR存在设计问题，造成线路烧坏的风险。
【专利说明】—种便于主板VR Debug测试的设计方法
【技术领域】
[0001]本发明涉及服务器供电领域，涉及一种便于主板VR Debug测试的设计方法，提高主板VR Debug测试的准确性和Debug效率。
【背景技术】
[0002]在当前服务器主板上，包含CPU、内存、南桥单元、网络单元、BMC单元、SAS控制器等功能模块。这些功能单元在主板系统中，通过供电网络、信号线、数据线、控制线，组成一个有机整体，每个功能单元都需要有相应的供电电压来维持其正常稳定的工作。正确稳定的供电，是保证主板各个功能单元稳定工作的前提条件。但在实际主板的VR之间，一般都是相互关联影响的。
[0003]比如:主板上的BMC单元所需的P3V3_STBY是由PSU的P5V_STBY转出，南桥芯片所需要的1.1V待机供电电压，是由P3V3_STBY转出来。在主板上针对VR:P3V3_STBY进行拉载量测时(比如，拉载3A负载电流，此时，BMC也在吃P3V3_STBY)，实际针对VR:P3V3_STBY的拉载电流=3A+BMC所吃的电流。这样就造成VR实际量测的偏差。因此，在主板VR的设计之初，需要将VR测试的便利性和准确性考虑进来，以提升VR测试的效率和精度。
【发明内容】
[0004]为确保VR设计的准确性，提升VR测试的效率，本文提出一种便于主板VR Debug测试的设计方法。
[0005]本发明提出一种便于主板VR Debug测试的设计方法。主要思想是:通过在VR的输入端电流路径上串联sense电阻，在输出端电流路径上预留GAP (即:将PCB上电流路径切断，在切断的电流路径两端裸露出铜箔)，来提高主板VR Debug测试的准确性和Debug效率。
[0006]在VR输入端的电流路径上，串联sense电阻，可以量测sense电阻两端的电压来确定VR的输入电流，便于VR转换效率的量测，提高效率量测的准确性；在VR输出端的电流路径上，预留GAP，保证在VR拉载测试时，不受下一级VR的影响(即:VR的输出，作为下一级VR的输入)，提高VR拉载测试的准确性。
[0007]在主板Debug时,只需将CAP用焊锡连起来即可实现通电,保证主板VR在debug时，逐个VR确认，最终完成所有VR的功能确认，防止Debug时，因某组VR存在设计问题，造成线路烧坏的风险。
[0008]I)、在量测VR转换效率时:
在GAP的左边焊接负载线，用电子负载拉载电流1，对应的输入端电流，可通过精密万用表量测sense电阻(阻值为:Rsense)两端电压:Vsense测，VR输入电流:Isense=Vsense/Rsense
即可方便准确的量测出该负载条件下，VR的转换效率。
[0009]2)、在量测VR在满载或中载、轻载条件下，电压的ripple: 在GAP的左边焊接负载线，用电子负载拉载电流1，将示波器信号探头接在GAP铜箔附近，即可准确地量测出:负载电流为1条件下，电压的ripple。
[0010]同时，在主板Debug时，只需将GAP用焊锡连起来即可实现通电。保证主板VR在debug时,逐个VR确认,最终完成所有VR的功能确认，防止Debug时，出现线路烧坏的风险。[0011 ] 为通常服务器主板上，各功能单元VR的布局情况。在主板EVT开机Debug过程中，在设计之初，将每组VR的输入端串联sense电阻，在VR输出电流路径上，预留出GAP。按照主板的上电时序，来对主板上的VR逐个进行Debug，每调通一组VR，将该组VR输出端的GAP用焊锡连上，再进行下一级VR的Debug，直至完成主板所有VR的Debug，实现开机。
【专利附图】
【附图说明】
[0012]图1是单组VR的电流路径示意图。
[0013]图2是通常服务器主板上各功能单元VR的布局情况图。
【具体实施方式】
[0014]下面根据附图对本发明作进一步说明。
[0015]在图1中，输入端电流路径上串联一颗sense电阻，经VR转换后，输出电压，在输出电流路径上预留GAP (图1右边方框标识位置)。
[0016]如图2所示:为通常服务器主板上，各功能单元VR的布局情况。在主板EVT开机Debug过程中，在设计之初，将每组VR的输入端串联sense电阻，在VR输出电流路径上，预留出GAP。按照主板的上电时序，来对主板上的VR逐个进行Debug，每调通一组VR，将该组VR输出端的GAP用焊锡连上，再进行下一级VR的Debug，直至完成主板所有VR的Debug，实现开机。
[0017]为清楚的说明该设计方法的实现情况，以下是本文设计方法的实现及应用步骤。具体如下:
1)、在主板的VR线路设计时，在外围VR(主板上除去CPU、内存VR之外的电压转换线路)根据不同VR设计的输入电流选择合适的sense电阻,sense电阻一般选在5mohm左右，sense电阻的额定电流必须大于VR设计的输入电流；
2)、在VR的输出电流路径(为VR线路输出电容到吃电端之间的铜箔)，预留一个GAP，pcb设计时，GAP的铜箔宽度按照1z铜箔厚度，40mil/a计算确定；
3 )、在主板EVT Debug测试阶段，按照主板上电时序，将VR的输出端的GAP用焊锡连上，通电逐个调试，直至开机；
4)、在主板PVT阶段，可将sense电阻和GAP拿掉，输入sense电阻位置和输出GAP位置直接铺设铜箔即可。
[0018]按照以上的步骤，通过采用本文提出的设计方法，即可提高主板VR的测试准确性，加快Debug进度。
[0019]名词解释:
VR:Voltage Regulat1n,即电压转换线路,实现将一种电压转换为另一种直流电压。
【权利要求】
1.一种便于主板VR Debug测试的设计方法，其特征在于 在主板的EVT阶段，将每组VR输入端电流路径上串联sense电阻，在输出端电流路径上预留出GAP，在主板Debug时，只需将CAP用焊锡连起来即可实现通电，保证主板VR在debug时，逐个VR确认，最终完成所有VR的功能确认。
2.根据权利要求1所述的方法，其特征在于 在VR输入端的电流路径上，串联sense电阻，可以量测sense电阻两端的电压来确定VR的输入电流；在VR输出端的电流路径上，预留GAP，保证在VR拉载测试时，不受下一级VR的影响。
3.根据权利要求1所述的方法，其特征在于，具体步骤为: 1)、在主板的VR线路设计时，在外围VR根据不同VR设计的输入电流选择合适的sense电阻，sense电阻一般选在5mohm左右，sense电阻的额定电流大于VR设计的输入电流； 2)、在VR的输出电流路径，预留一个GAP，pcb设计时，GAP的铜箔宽度按照1z铜箔厚度，40mil/a计算确定； 3 )、在主板EVT Debug测试阶段，按照主板上电时序，将VR的输出端的GAP用焊锡连上，通电逐个调试，直至开机； 4)、在主板PVT阶段，可将sense电阻和GAP拿掉，输入sense电阻位置和输出GAP位置直接铺设铜箔即可。
【文档编号】G06F11/26GK104199758SQ201410471073
【公开日】2014年12月10日 申请日期:2014年9月16日 优先权日:2014年9月16日
【发明者】罗嗣恒, 孙辉 申请人:浪潮电子信息产业股份有限公司