Dpi接口的lcd控制器以及其自适应带宽的方法
【专利摘要】本发明提供一种DPI接口的LCD控制器以及其自适应带宽的方法。使用行缓存和缓存控制单元的结构来实现LCD控制器对存储器提供的访问带宽发生变化时的自动适应和调整。当系统存储设备不能满足LCD控制器的访问带宽需求时，可以通过使用行缓存中已经存储的相邻上一行像素的数据进行刷新操作，从而减少了对系统存储设备的访问请求次数，并且利用了显示图像相邻行相同列像素之间的数据相关性，有效减少了LCD屏显示图像时“花屏”现象的发生。
【专利说明】DPI接口的LCD控制器以及其自适应带宽的方法
【技术领域】
[0001]本发明属于IXD控制器【技术领域】，尤其是涉及一种DPI接口的IXD控制器以及其自适应带宽的方法。
【背景技术】
[0002]随着SoC芯片逐渐成为嵌入式系统的主控芯片，嵌入式产品的人机交互标准也逐步提高，大影像尺寸和高清晰度的LCD显示屏在嵌入式产品中的应用越来越广泛。因DPI接口的IXD显示屏具有很大的成本优势，在嵌入式产品使用的IXD显示屏中DPI接口的IXD显示屏占有了很大的比例。
[0003]SoC芯片的IXD控制器将一帧图像中每个像素的显示数据通过DPI接口按照帧，行，像素的时序逐行顺序发送到IXD显示屏，这种操作称为“刷新”。DPI接口的IXD显示屏一般不能缓存输入的显示数据，因此IXD控制器的“刷新”操作要一直进行，IXD控制器要不断的占用系统总线，从系统存储设备中获得每个像素的显示数据，即LCD控制器要占用一定的系统存储设备的访问带宽。
[0004]随着DPI接口的IXD显示屏的显示图像尺寸的增加，IXD控制器需要的访问带宽也逐步增加。嵌入式系统的规模和复杂性的增加，也使得越来越多的设备需要存储设备的高带宽支持，系统带宽已经成为嵌入式系统发展的一个瓶颈。在某个时间段内，因为存储设备被一个高带宽需求的设备占用，导致了 LCD控制器在访问存储设备时，不能被及时响应。一方面，LCD控制器不能及时获取像素数据，导致对LCD显示屏的刷新操作不能正常完成，使LCD显示屏出现“花屏”等严重问题。另一方面，当存储设备恢复响应LCD控制器的访问请求时，首先返回的数据并不会被使用，因为这些数据的所对应的出现“花屏”现象的像素已经完成了刷新操作。而新的未刷新像素的数据需要等待LCD控制器发送新的访问请求，这样导致了当存储设备恢复提供LCD控制器需求的访问带宽时，LCD控制器没有及时发送有效的访问请求。目前的LCD控制器设计中，一般都提高了 LCD控制器访问存储设备的优先级，使得存储设备总是优先响应LCD控制器的访问请求。但即使这样，仍不能确保LCD控制器的每个访问请求都能被及时响应，而且LCD控制器的访问优先级的提高会对系统造成比较大的影响，一些重要设备如处理器对存储设备的访问延迟会加大。为了解决上述问题，有的设计中采用了动态设置访问优先级的方式，即根据带宽的监控信息，由处理器动态配置LCD控制器访问存储设备的优先级，这样做又带来了处理器配置LCD控制器的软件资源开销和实现监控带宽的硬件资源开销。有的设计还为LCD控制器分配专用的像素数据存储设备，以确保LCD控制器的访问请求能被及时响应。但刷新大尺寸LCD显现屏需要大容量的专用存储设备，这样就带来了成本的显著提高，对嵌入式产品的市场竞争力有很大的影响。
【发明内容】
[0005]本发明要解决的问题是提供一种应用于DPI接口的LCD控制器以及其自适应带宽的方法，尤其适用于LCD控制器获得的存储设备访问带宽不能一直满足需求的情形。
[0006]为解决上述技术问题，本发明采用的技术方案是一种能够自适应带宽的DPI接口的IXD控制器，包括系统总线接口、处理器接口、行缓存（Line Buffer)、缓存控制单元(Buffer Control Unit)、图像后处理单兀和DPI接口 ；
[0007]所述系统总线接口接收缓存控制单元（Buffer Control Unit)的读数据请求，转换为系统总线时序向存储设备发起读请求，收到存储设备返回的读数据输出到缓存控制单兀(Buffer Control Unit)；
[0008]所述处理器接口用于配置IXD控制器的工作参数；
[0009]进一步，所述工作参数包括：系统中的处理器通过处理器接口配置IXD屏的尺寸参数；刷新时序参数；为缓存控制单元（Buffer Control Unit)配置巾贞起始地址（FrameStart Address)、行像素个数、写指针跳跃（wrp_inc_value)操作参数；读空状态发生次数阈值（empty_count_threshold)参数；图像后处理单元工作参数；
[0010]所述行缓存（Line Buffer)用于缓存IXD显示屏每一行像素的像素显示数据(Pixel Data)；
[0011]所述缓存控制单元（Buffer Control Unit)用于控制行缓存（Line Buffer)的写入和读取；
[0012]所述图像后处理单元用于接收缓存控制单元（Buffer Control Unit)从行缓存(Line Buffer)中读取的像素数据，进行图像的后处理操作；
[0013]所述DPI接口用于接收图像后处理的像素数据，按照DPI时序发送到IXD屏。
[0014]进一步，所述缓存控制单元（Buffer Control Unit)由总线读请求控制模块、写缓存控制模块、错误计数器、指针比较模块、读缓存控制模块和可配置寄存器组成；
[0015]所述总线读请求控制模块用于产生读请求，经过系统总线接口转换为符合系统总线协议的访问存储设备的读请求，得到的返回数据发往写缓存控制模块；
[0016]所述写缓存控制模块用于将总线读请求控制模块返回的像素数据（Pixel Data)向行缓存（Line Buffer)写入；
[0017]所述读缓存控制模块用于从行缓存（Line Buffer)中读出像素显示数据（PixelData)，输出到图像处理器模块；
[0018]所述指针比较模块用于比较写缓存控制模块的写指针（wrt_pointer)和读缓存控制模块的读指针（rd_pointer),产生行缓存（Line Buffer)读空状态（Buffer Empty)和写满状态(Buffer Full)信号；
[0019]所述错误计数器用于记录在一行刷新操作时出现读空状态（Buffer Empty)的次数(；Empty Cnt)；
[0020]所述可配置寄存器用于存储包括巾贞首地址（Frame Start Address)、跳跃数值(wrp_inc_value)、阈值（empty_count_threshold)的参数。
[0021]本发明还提供了一种DPI接口的IXD控制器自适应带宽的方法，包括以下步骤：
[0022]步骤300 :缓存控制单元（Buffer Control Unit)等候巾贞同步信号；收到巾贞同步信号（Vsync)后，读请求地址变为巾贞首地址（Frame Start Address)；
[0023]步骤301 :缓存控制单元（Buffer Control Unit)等候行同步信号；收到行同步信号（Hsync)后,将行缓存（Line Buffer)写指针（wrt_pointer)清 O,读指针（rd_pointer)清O ;缓存控制单元（Buffer Control Unit)进行刷新操作，同时进行步骤302和步骤304 ；
[0024]步骤302 :缓存控制单元（Buffer Control Unit)发出读请求,从存储设备返回像素的像素显示数据（Pixel Data)；
[0025]步骤303:缓存控制单元（Buffer Control Unit)将返回的像素显示数据（PixelData)写入行缓存（Line Buffer),更新写指针（wrt_pointer)；
[0026]步骤304 :缓存控制单元（Buffer Control Unit)等候像素同步信号（Pixel_En),收到像素同步信号（Pixel_En)后，进入步骤305 ；
[0027]步骤305:缓存控制单元（Buffer Control Unit)从行缓存（Line Buffer)中读取像素的像素显示数据（Pixel Data),更新读指针（rd_pointer)；
[0028]步骤306 :如果缓存控制单元（Buffer Control Unit)在刷新操作中，行缓存(Line Buffer)发生了写满状态（Buffer Full),则返回步骤305,行缓存（Line Buffer)中读取数据，直到写满状态（Buffer Full)无效；如果行缓存（Line Buffer)没有发生写满状态(Buffer Full)，则进入步骤307 ；
[0029]步骤307 :如果缓存控制单元（Buffer Control Unit)在刷新操作中行缓存（LineBuffer)状态为读空状态（Buffer Empty),进入步骤310,否则进入步骤308 ；
[0030]步骤308 :如果缓存控制单元（Buffer Control Unit)已经完成了一行像素的刷新操作，进入步骤309 ;否则返回步骤302和步骤304 ；
[0031]步骤309:如果已经完成一帧图像的像素刷新操作，返回步骤300，等待新的帧同步信号；否则返回步骤301，等待新的行同步信号；
[0032]步骤310 :行缓存（Line Buffer)状态为读空状态（Buffer Empty)后,错误计数器次数(Empty Cnt)加I ；
[0033]步骤311 :错误计数器次数（Empty Cnt)如果超过阈值（empty_count_threshold)，进入步骤313 ;如果没有超过阈值，进入步骤312 ；
[0034]步骤312 :写指针（wrt_p0inter)增加跳跃数值（wrpjncjalue)，跳过跳跃数值(wrp_inc_value)个像素；对于未返回的像素的像素显示数据（Pixel Data)不再从存储设备获得，而是使用行缓存（Line Buffer)中存储的相邻上一行的对应像素的像素显示数据(Pixel Data);继续刷新操作，即返回步骤302和步骤304 ;
[0035]步骤313 :写指针（wrt_pointer)清O ;当前行剩余未刷新的像素全部不再从存储设备获得，而是使用行缓存（Line Buffer)中存储的相邻上一行的像素数据；完成剩余像素刷新操作后，返回步骤309;
[0036]进一步，所述行缓存（Line Buffer)在刷新操作中采用先写入行缓存（LineBuffer)的像素显示数据（Pixel Data)先读出的先进先出方式；
[0037]进一步,所述行缓存（Line Buffer)的深度大于IXD控制器所支持的最大尺寸IXD屏的一行像素的显示数据；
[0038]进一步，写入所述行缓存（Line Buffer)的像素显示数据（Pixel Data)从行缓存(Line Buffer)地址O开始写入,每个像素占用行缓存（Line Buffer)的一个地址单元；
[0039]进一步，一帧图像同列不同行的像素在所述行缓存（Line Buffer)中占用相同的地址单元。
[0040]本发明具有的优点和积极效果是：当系统存储设备不能满足LCD控制器的访问带宽需求时，可以通过使用行缓存（Line Buffer)中已经存储的相邻上一行像素的数据进行刷新操作，从而减少了对系统存储设备的访问请求次数，并且利用了相邻行相同列像素之间的数据相关性，有效减少了“花屏”现象的发生。
【专利附图】
【附图说明】
[0041]图I是本发明DPI接口的IXD控制器的原理框图；
[0042]图2是本发明具体实施例的原理框图；
[0043]图3是本发明所述IXD控制器自适应带宽设计的工作流程图。
【具体实施方式】
[0044]如图I所示，本发明提供一种能够自适应带宽的DPI接口的IXD控制器100，包括系统总线接口 101、处理器接口 102、行缓存（Line Buffer) 103、缓存控制单元（BufferControl Unit) 104、图像后处理单元105和DPI接口 106 ;
[0045]所述系统总线接口 101接收缓存控制单元（Buffer Control Unit) 104的读数据请求，转换为系统总线时序向存储设备发起读请求，收到存储设备返回的读数据输出到缓存控制单兀(Buffer Control Unit) 104 ；
[0046]处理器接口 102用于配置IXD控制器的工作参数；所述工作参数包括：系统中的处理器通过处理器接口配置IXD屏的尺寸参数；刷新时序参数；为缓存控制单元（BufferControl Unit)配置巾贞起始地址（Frame Start Address)、行像素个数、写指针跳跃（wrp_inc_value)操作参数；读空状态发生次数阈值（empty_count_threshold)参数；图像后处理单元工作参数；
[0047]所述行缓存（Line Buffer) 103用于缓存IXD显示屏每一行像素的像素显示数据(Pixel Data)；
[0048]缓存控制单元（BufferControl Unit) 104 用于控制行缓存（Line Buffer) 103 的写入和读取；行缓存（Line Buffer) 103和缓存控制单元（Buffer Control Unit) 104实现了 IXD控制器对带宽的自适应功能；
[0049]所述图像后处理单元105接缓存控制单元（Buffer Control Unit) 104从行缓存(Line Buffer) 103中读取的像素数据，进行图像的后处理操作。
[0050]DPI接口 106用于接收图像后处理的像素数据，按照DPI时序发送到IXD屏。
[0051]图2是图I所示的IXD控制器中自适应带宽设计的一种实施方式。缓存控制单元(Buffer Control Unit) 200由总线读请求控制模块201、写缓存控制模块202、错误计数器203、指针比较模块204、读缓存控制模块205和可配置寄存器206组成；
[0052]所述总线读请求控制模块201用于产生读请求，经过系统总线接口转换为符合系统总线协议的访问存储设备的读请求，得到的返回数据发往写缓存控制模块202 ;写缓存控制模块202用于将总线读请求控制模块201返回的像素显示数据（Pixel Data)向行缓存（Line Buffer)写入，读缓存控制模块205用于从行缓存（Line Buffer)中读出像素显示数据（Pixel Data)，输出到图像处理器模块；指针比较模块204用于比较写缓存控制模块202的写指针（wrt_pointer)和读缓存控制模块205的读指针（rd_pointer),产生行缓存(Line Buffer)的读空状态(Buffer Empty)和写满状态(Buffer Full)信号；
[0053]错误计数器203用于记录在一行刷新操作时出现读空状态（Buffer Empty)的次数(；Empty Cnt)；
[0054]可配置寄存器206存储工作参数,包括巾贞首地址（Frame Start Address)、跳跃数值（wrp_inc_value)、阈值(empty_count_threshoId)；
[0055]系统处理器通过处理器接口在刷新操作开始前配置好这些参数。
[0056]开始刷新操作时，总线读请求控制模块201收到DPI接口的巾贞同步信号（Vsync),访问地址设置为巾贞首地址（Frame Start Address);总线读请求控制模块201收到DPI接口的行同步信号（Hsync)后，发出读请求，经过系统总线接口转换为访问系统存储设备的读请求。返回的读请求数据输出到写缓存控制模块202。总线读请求控制模块201会继续发读请求，并根据上一次请求返回的数据包含的像素个数，增加读请求的地址。当总线读请求控制模块201收到指针比较模块204的写满状态（Buffer Full)信号后，会停止发出读请求，直到写满状态（Buffer Full)信号无效。一行像素的像素显示数据（Pixel Data)全部返回后，总线读请求控制模块201停止发出读请求。直到收到DPI接口的下一行的行同步信号（Hsync)后，总线读请求控制模块201发出新的读请求。错误计数器203的次数（EmptyCnt)发生变化时，即发生了读空状态（Buffer Empty),总线读请求控制模块201发出新的读请求的起始地址将增加跳跃数值（wrp_inC_Value)个像素所占用的存储地址长度。当次数（Empty Cnt)超过阈值（empty_count_threshold)时，总线读请求控制模块201停止发出读请求，直到收到DPI接口新的行同步信号（Hsync)。
[0057]写缓存控制模块202收到总线读请求控制模块201的像素显示数据（Pixel Data)后，写入行缓存（Line Buffer)。每向行缓存（Line Buffer)写入一个像素数据，写指针(wrt_pointer)就增加I。每收到DPI接口的行同步信号（Hsync)后，写指针（wrt_pointer)就清O。写缓存控制模块202将写指针（wrt_p0inter)输出到指针比较模块204。错误计数器203的次数（Empty Cnt)发生变化时，即行缓存（Line Buffer)状态为读空状态(BufTerEmpty),写指针（wrt_pointer)跳过跳跃数值（wrp_inc_value)个像素，即增加跳跃数值（wrp_inc_value)。当次数（Empty Cnt)超过阈值（empty_count_threshold),写指针（wrt_pointer)将清O。收到DPI接口的行同步信号（Hsync)信号后，写指针（wrt_pointer)将清 O。
[0058]读缓存控制模块205在收到DPI接口的像素同步信号（Pixel_En)后，从行缓存(Line Buffer)中读取像素的像素显示数据（Pixel Data),输出到图像后处理单元。每读出一个像素，读指针（rd_pointer)就增加I。收到DPI接口的行同步信号（Hsync)后,读指针（rd_pointer)将清 O。
[0059]图3描述了本发明所述自适应带宽的工作流程：
[0060]步骤300 :缓存控制单元（Buffer Control Unit)等候巾贞同步信号。收到巾贞同步新号（Vsync)后，读请求地址变为巾贞首地址（Frame Start Address)；
[0061]步骤301 :缓存控制单元（Buffer Control Unit)等候行同步信号。收到行同步信号（Hsync)后,将行缓存（Line Buffer)写指针（wrt_pointer)清 O,读指针（rd_pointer)清O。缓存控制单元（Buffer Control Unit)进行刷新操作，同时进行步骤302和步骤304 ；
[0062]步骤302 :缓存控制单元（Buffer Control Unit)发出读请求,从存储设备返回像素的像素显示数据（Pixel Data)；
[0063]步骤303:缓存控制单元（Buffer Control Unit)将返回的像素显示数据（PixelData)写入行缓存（Line Buffer),更新写指针（wrt_pointer)；
[0064]步骤304 :缓存控制单元（Buffer Control Unit)等候像素同步信号（Pixel_En),收到像素同步信号（Pixel_En)后，进入步骤305 ；
[0065]步骤305 :缓存控制单兀（Buffer Control Unit)从行缓存（Line Buffer)中读取像素的像素显示数据（Pixel Data),更新读指针（rd_pointer)；
[0066]步骤306 :如果缓存控制单元（Buffer Control Unit)在刷新操作中，行缓存(Line Buffer)发生了写满状态（Buffer Full),则返回步骤305,从行缓存（Line Buffer)中读取数据，直到写满状态（Buffer Full)无效。如果行缓存（Line Buffer)没有发生写满状态（Buffer Full)，则进入步骤307 ；
[0067]步骤307 :如果缓存控制单元（Buffer Control Unit)在刷新操作中行缓存（LineBuffer)状态为读空状态（Buffer Empty),进入步骤310,否则进入步骤308 ；
[0068]步骤308 :如果缓存控制单元（Buffer Control Unit)已经完成了一行像素的刷新操作，进入步骤309。否则继续进行刷新操作，即返回步骤302和步骤304 ；
[0069]步骤309:如果已经完成一帧图像的像素刷新操作，返回步骤300，等待新的帧同步信号；否则返回步骤301，等待新的行同步信号；
[0070]步骤310 :行缓存（Line Buffer)状态为读空状态（Buffer Empty)后,错误计数器次数(Empty Cnt)加I ；
[0071]步骤311 ：Empty Cnt 如果超过阈值（empty_count_threshold),进入步骤 313 ;如果没有超过阈值，进入步骤312 ；
[0072]步骤312 :写指针（wrt_p0inter)增加跳跃数值（wrpjncjalue)，即跳过跳跃数值（wrp_inc_value)个像素。这些未返回的像素的像素显示数据（Pixel Data)将不再从存储设备获得，而是使用行缓存（Line Buffer)中存储的相邻上一行的对应像素的像素显示数据（Pixel Data)。继续刷新操作，即返回步骤302和步骤304 ；
[0073]步骤313 :写指针（wrt_pointer)清O。本行剩余未刷新的像素都不再从存储设备获得，而是使用行缓存（Line Buffer)中存储的相邻上一行的像素数据。完成剩余像素刷新操作后，返回步骤309。
[0074]通过上述描述可以看出，当存储设备不能及时响应LCD控制器的访问请求时，缓存控制单元（Buffer Control Unit)通过写指针（wrp_pointer)跳跃操作来减少对存储设备的访问请求，降低了自身的带宽需求。当存储设备越是不能及时响应LCD控制器的访问请求时，写指针（wrp_pointer)跳跃的次数就越多,直至跳过当前刷新行的所有剩余未刷新的像素。这样越是减少了对存储设备的访问带宽需求，从而达到了 LCD控制器对带宽变化的自动适应。
[0075]需要强调的是，本发明所述的实施例是说明性的，而不是限定性的，因此本发明并不限于【具体实施方式】中所述的实施例，凡是由本领域技术人员根据本发明的技术方案得出的其他实施方式，同样属于本发明保护的范围。
【权利要求】
1.DPI接口的IXD控制器，其特征在于:包括系统总线接口、处理器接口、行缓存、缓存控制单元、图像后处理单元和DPI接口 ； 所述系统总线接口用于接收缓存控制单元的读数据请求； 所述处理器接口用于配置IXD控制器的工作参数； 所述行缓存用于缓存IXD显示屏每一行像素的像素显示数据； 所述缓存控制单元用于控制行缓存数据的写入和读取； 所述图像后处理单元用于接收缓存控制单元从行缓存中读取的像素数据，进行图像的后处理操作； 所述DPI接口用于接收图像后处理的像素数据。
2.根据权利要求1所述的DPI接口的LCD控制器，其特征在于:所述工作参数包括:系统中的处理器通过处理器接口配置LCD屏的尺寸参数；刷新时序参数；为缓存控制单元配置帧起始地址、行像素个数、写指针跳跃操作参数；读空状态发生次数阈值参数；图像后处理单元工作参数。
3.根据权利要求1所述的DPI接口的LCD控制器，其特征在于:所述缓存控制单元由总线读请求控制模块、写缓存控制模块、错误计数器、指针比较模块、读缓存控制模块和可配置寄存器组成； 所述总线读请求控制模块用于产生读请求； 所述写缓存控制模块用于将总线读请求控制模块返回的像素数据向行缓存写入；所述读缓存控制模块用于从行缓存中读出像素显示数据，输出到图像处理器模块；所述指针比较模块用于比较写缓存控制模块的写指针和读缓存控制模块的读指针，产生行缓存读空状态和写满状态信号； 所述错误计数器用于记录在一行刷新操作时出现读空状态的次数； 所述可配置寄存器用于存储参数，包括:包括帧首地址、跳跃数值、阈值。
4.DPI接口的IXD控制器自适应带宽的方法，包括以下步骤: 步骤300:缓存控制单元等候帧同步信号；收到帧同步信号后，读请求地址变为帧首地址； 步骤301:缓存控制单元等候行同步信号；收到行同步信号后，将行缓存写指针清0，读指针清O ;缓存控制单元进行刷新操作，同时进行步骤302和步骤304 ； 步骤302:缓存控制单元发出读请求，从存储设备返回像素的像素显示数据； 步骤303:缓存控制单元将返回的像素显示数据写入行缓存，更新写指针； 步骤304:缓存控制单元等候像素同步信号；收到像素同步信号后，进入步骤305 ； 步骤305:缓存控制单元从行缓存中读取像素的像素显示数据，更新读指针； 步骤306:如果缓存控制单元在刷新操作中，行缓存发生了写满状态，返回步骤305，行缓存中读取数据，直到写满状态无效；如果行缓存没有发生写满状态，进入步骤307 ； 步骤307:如果缓存控制单元在刷新操作中行缓存状态为读空状态，进入步骤310，否则进入步骤308 ； 步骤308:如果缓存控制单元已经完成了一行像素的刷新操作，进入步骤309 ;否则返回步骤302和步骤304 ； 步骤309:如果完成一帧图像的像素刷新操作，返回步骤300，等待新的帧同步信号；否则返回步骤301，等待新的行同步信号； 步骤310:行缓存状态为读空状态后，错误计数器次数加I ; 步骤311:错误计数器次数如果超过阈值，进入步骤313 ;如果没有超过阈值，进入步骤312 ； 步骤312:写指针增加跳跃数值N，跳过N个像素；继续刷新操作，返回步骤302和步骤304 ； 步骤313:写指针清O ;完成剩余像素刷新操作后，返回步骤309。
5.根据权利要求4所述的DPI接口的LCD控制器自适应带宽的方法，其特征在于:所述行缓存在刷新操作中采用先写入行缓存的像素显示数据先读出的先进先出方式。
6.根据权利要求4所述的DPI接口的LCD控制器自适应带宽的方法，其特征在于:所述行缓存的深度大于LCD控制器所支持的最大尺寸LCD屏的一行像素的显示数据。
7.根据权利要求4所述的DPI接口的LCD控制器自适应带宽的方法，其特征在于:写入所述行缓存的像素显示数据从行缓存地址O开始写入，每个像素占用行缓存的一个地址单元。
8.根据权利要求4所述的DPI接口的LCD控制器自适应带宽的方法，其特征在于:一帧图像同列不同行的像素在所述行缓存中占用相同的地址单元。
【文档编号】G06F13/38GK104268113SQ201410490580
【公开日】2015年1月7日 申请日期:2014年9月23日 优先权日:2014年9月23日
【发明者】李楠, 王忠海, 肖佐楠, 郑茳 申请人:天津国芯科技有限公司