一种提高嵌入式处理器功能验证效率的方法
【专利摘要】本发明公开了提高嵌入式处理器功能验证效率的方法，该方法通过仿真流程控制台和验证平台来完成，所述仿真流程控制台负责建立自测平台、模块级验证平台或系统级验证平台，进行工作目录转换，启动仿真；验证平台负责生成随机激励、调用编译器对随机生成的指令进行编译、参考模型运行、仿真结果比较。
【专利说明】一种提高嵌入式处理器功能验证效率的方法
【技术领域】
[0001]本发明属于嵌入式处理器【技术领域】，特别涉及嵌入式处理器功能验证的方法。
【背景技术】
[0002]快速上市及最少的bug泄漏一直是大家在不断努力追求的，但一颗芯片从功能需求开始到上市接受竞争和考验需要经历非常多的环节，仅从编码完成到投片就需要经过前仿、综合、STA、后仿、混仿等多个环节。据权威机构数据表明，bug往下多泄漏一个流程，所付出的代价将成指数倍增加，因此，如何能尽早的发现bug，最大限度的减少bug泄漏是验证工程师最重要的职责，同时也能大大降低后续环节工作量，提高开发效率，节约开发成本。
[0003]前仿作为编码完成后第一个环节，主要任务是构建更近真实、更完备的场景验证功能正确性，随着制造工艺的发展、设计流程和设计工具的改进，现代集成电路规模越来越大，功能越来越复杂，传统的验证方法效率低下，验证过程复杂而且速度慢，已经不能满足制造工艺的需求。
[0004]目前，主流验证思想根据不同的验证对象，将验证平台分为自测平台，模块级验证平台，系统级验证平台(因本部分不包括模拟部分，仅将1模型和数字部分验证称为系统级)。
[0005]对于嵌入式处理器的验证，自测平台的主要目的是快速调试，确认外设模块寄存器读写、基本功能正确，尽早交付验证工程师进行更全面的模块级功能验证。模块级验证平台的主要目的是根据应用场景对模块功能进行更完备的验证，以确保规格所定义功能点及应用场景下功能正确。系统级验证平台则侧重于更近真实应用场景、各模块间的协调工作，更利于后续环节所发现问题的复现，以达到快速、定位解决问题的效果。
[0006]对于如此多的验证平台，独立搭建会浪费大量的时间，带来很多本可以避免的重复工作量，目前广泛流传的一些重用性的方法在构建真实应用场景方面的效果不太理想，易产生一些冗余的应用场景，且不易对后续发现问题复现。
[0007]因此，迫切需要提供一种能够进行自动化验证及模块级验证平台快速向上重用到系统级验证平台的高效率验证方法。
【发明内容】
[0008]为解决上述问题，本发明的目的在于提供一种提高嵌入式处理器功能验证效率的方法，该方法通过不同模式下仿真控制及验证的分开设置，保证系统在验证时能够快速、有效地调用系统数据，提高仿真及验证效率。
[0009]本发明的另一个目地在于提供一种提高嵌入式处理器功能验证效率的方法，该方法能够有效地进行系统构建，在不同的验证平台下，可以重复使用，节约了系统资源，降低了构建成本，具有兼容性。
[0010]为实现上述目的，本发明的技术方案为:
[0011]一种提高嵌入式处理器功能验证效率的方法，其特征在于本方法在Linux/Unix下实现，通过仿真流程控制台和验证平台来完成，所述仿真流程控制台负责建立自测平台、模块级验证平台或系统级验证平台，进行工作目录转换，启动仿真；验证平台负责生成随机激励、调用编译器对随机生成的指令进行编译、参考模型运行、仿真结果比较。仿真流程控制台采用peri脚本实现；验证平台基于高级验证语言SystemVerilog及UVM等高级语言和方法学进行平台搭建。
[0012]该方法的具体步骤包括:
[0013]101、仿真流程控制台首先分析确定所需完成验证级别(自测、模块级、系统级)，并产生该验证所需要文件列表的位置；
[0014]102、仿真流程控制台产生进行验证所需参数，切换工作目录；
[0015]103、启动平台仿真，验证平台判断该验证级别，确认所需产生激励的类型(指令集的激励或非指令集激励)，产生激励后进行仿真。
[0016]所述步骤103中，如产生为指令集激励，则需通过DPI接口将编译器调用命令传递给C++语言，由C++调用编译器将所产生指令集编译成二进制文件，随后将编译后的二进制文件初始化到ROM中，再开始仿真。
[0017]其中，自测平台包括一个测试台(testbench)和能产生外设模块寄存器读写、基本功能验证的激励(非指令激励)发生器，单个模块的信号采集器、具有部分功能的参考模型及比对板。该测试台实例化了非指令激励发生器、信号采集器、待测模块、参考模型及对比板。
[0018]非指令激励发生器在自测平台中产生的时序信号激励，直接从待验模块的接口输入。
[0019]信号采集器:每个待测模块都有自身的信号采集器，主要完成对待测模块接口信号的采集，判断是待测模块需要完成的操作。判断得到信息若为数据流操作或者波特率配置等之类，则给参考模型发出指示。
[0020]参考模型:模拟待测模块行为，对数据流、波特率之类的功能进行运算，最终将结果传递给比对板内保存。
[0021]比对板:完成参考模型传递过来的理论值与待测模块实际输出值之间的比对，并给出相应比对结果。
[0022]模块级验证平台基于实际场景模拟及指令操作进行的，在实际场景中，内核通过从ROM读取下一步操作指令，对指令进行分析，然后给各模块发送操作指示，各模块根据内核下发的指令进行相应的操作。其包括一个测试台、实例化内核、ROM、RAM、能产生随机指令集的激励、单个模块的信号采集器、单个模块的RTL模型和验证参考模型、比对板及断言机制。该测试台实例化了待测系统顶层、验证功能顶层，待测模块顶层实例化了内核、R0M、RAM及待测模块；验证平台顶层包括了指令集激励发生器、信号采集器、待测模块参考模型、比对板及断言机制。
[0023]随机指令集激励:随机生成待测模块所涉及的指令。
[0024]断言机制:对控制信号间时序关系进行监控，给出相应的报告。
[0025]R0M、RAM、内核均属于IP，可直接使用。采集器、验证参考模型、比对板所完成功能与自测平台一致。
[0026]系统级验证平台包括一个测试台、实例化内核、ROM、RAM、系统包括的所有模块RTL模型和验证参考模型、比对板及断言机制。其各模块功能与前文介绍一致。
[0027]当由低层验证平台向高层验证平台集成重用时，大部分模块可以直接重用，而对整个验证架构只需进行很少的改动。
[0028]对于自测平台，所述步骤101之前，需要修改仿真流程控制台所需环境变量，以能正确产生自测平台、模块级验证平台和系统级验证平台进行验证所需参数；同时，编写自测平台中单个模块信号采集器、参考模型、非指令激励的指令。
[0029]更进一步，将上述的信号采集器、参考模型、非指令激励和待测模块实例化到测试台。
[0030]所述步骤102中，用户给仿真流程控制台下达模块自测命令，仿真流程产生进行模块自测所需参数，如所需导入文件列表路径、宏定义等。仿真流程控制台切换到对应目录工作目录，启动仿真，进行自测。
[0031]对于模块级验证平台，所述步骤101之前，事先定义好能应用于模块级验证和系统级验证的测试台，编写产生带约束随机指令的激励发生器，编写自动化比对板及断言机制，定义好基于DPI接口的SV/UVMM与C、C++通信协议，实例化内核、ROM、RAM、步骤8)所编写随机指令发生器到测试台相应位置，实例化单个模块信号采集器、参考模型、待测模块到测试台相应位置，实例化自动化比对板及断言机制到测试台相应位置。
[0032]所述步骤103中，测试台接收到模块级验证指示，根据所测模块名，随机产生该模块所涉及指令文件；通过通信协议调用编译器将指令文件编译成二进制文件，并将所产生二进制文件初始化到ROM中，然后开始模块级验证。
[0033]更进一步，所述步骤103后，通过比对板及断言机制判断验证结果正确与否。
[0034]更进一步，对于系统级验证平台，待所有模块级验证完成后进入系统级验证；重复步骤101，编写1模型，及1输入时序激励发生器；实例化1模型、1输入时序激励发生器到测试台；将模块级验证文件列表所在路径添加系统级验证文件列表中；将经过模块级验证已实例化了内核、ROM、RAM、所有参考模型、待测模块、比对板、断言机制的测试台所在路径添加到系统级验证文件列表中；然后重复步骤102、103 ;最后，通过各模块的比对板及断言机制判断验证结果正确。
[0035]本发明中所提及系统级测试台与模块级测试台为同一测试台，在验证初期即通过宏定义及指示变量方式划分好各模块级验证相关功能模块实例化位置及交互接口，避免了验证时各模块间的耦合带来的影响。
[0036]且该定义方式为一次性工作，在重用到其他同系列、架构相似项目时，只需增减一些模块定义即可；所提及仿真流程控制台也为一次性编写，重用时仅需修改部分变量或者调用不同的变量即可。
[0037]因此，本发明在提高动态仿真平台可重用性方面效果明显，且验证环境更接近真实应用场景，能大幅提高验证效率，缩短产品上市时间。
【专利附图】
【附图说明】
[0038]图1是本发明所实施的结构示意图。
[0039]图2是本发明所实施自测平台的结构示意图。
[0040]图3是本发明所实施模块级平台的结构示意图。
[0041]图4是本发明所实施系统级平台的结构示意图。
[0042]图5是本发明所实施自测平台的验证流程图。
[0043]图6是本发明所实施模块级平台的验证流程图。
[0044]图7是本发明所实施系统级平台的验证流程图。
【具体实施方式】
[0045]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0046]请参照图1所示，为本发明所实现仿真流程的模块结构图。图中，仿真流程控制台负责建立自测平台、模块级验证平台或系统级验证平台，仿真流程控制台根据用户指令确定仿真层级，产生对应层级验证文件列表，所处路径及宏定义；然后进行工作目录转换，启动仿真；验证平台包括自测平台、模块级平台和系统级平台，负责生成随机激励、调用编译器对随机生成的指令进行编译、参考模型运行、仿真结果比较。
[0047]结合图2所示，当进行自测平台的验证时，自测平台包括一个测试台(testbench)和能产生外设模块寄存器读写、基本功能验证的激励(非指令激励)发生器，单个模块的信号采集器、具有部分功能的参考模型及比对板。该测试台实例化了非指令激励发生器、信号采集器、待测模块、参考模型及对比板。
[0048]其中，非指令激励发生器在自测平台中产生的时序信号激励，直接从待验模块的接口输入。
[0049]信号采集器:每个待测模块都有自身的信号采集器，主要完成对待测模块接口信号的采集，判断是待测模块需要完成的操作。判断得到信息若为数据流操作或者波特率配置等之类，则给参考模型发出指示。
[0050]参考模型:模拟待测模块行为，对数据流、波特率之类的功能进行运算，最终将结果传递给比对板内保存。
[0051]比对板:完成参考模型传递过来的理论值与待测模块实际输出值之间的比对，并给出相应比对结果。
[0052]结合图3所示，当进行模块级平台验证时，模块级平台验证基于实际场景模拟及指令操作进行的，在实际场景中，内核通过从ROM读取下一步操作指令，对指令进行分析，然后给各模块发送操作指示，各模块根据内核下发的指令进行相应的操作。其包括一个测试台、实例化内核、ROM、RAM、能产生随机指令集的激励、单个模块的信号采集器、单个模块的RTL模型和验证参考模型、比对板及断言机制。该测试台实例化了待测系统顶层、验证功能顶层，待测模块顶层实例化了内核、ROM、RAM及待测模块；验证平台顶层包括了指令集激励发生器、信号采集器、待测模块参考模型、比对板及断言机制。
[0053]其中，随机指令集激励:随机生成待测模块所涉及的指令。
[0054]断言机制:对控制信号间时序关系进行监控，给出相应的报告。
[0055]R0M、RAM、内核均属于IP，可直接使用。采集器、验证参考模型、比对板所完成功能与自测平台一致，见自测平台中相关介绍。
[0056]结合图4所示，系统级验证平台的基本构架与模块级平台相同，包括一个测试台、实例化内核、ROM、RAM、系统包括的所有模块RTL模型和验证参考模型、比对板及断言机制。其各模块功能与前文介绍一致。只是系统级验证平台的内核可同时接多个待测模块。其中，GP1为待测模块之一，负责待测系统与1模型通信。
[0057]因此，针对不同的平台，验证步骤大致相同。核心的控制步骤如下:
[0058]101、仿真流程控制台首先分析确定所需完成验证级别(自测、模块级、系统级)，并产生该验证所需要文件列表的位置；
[0059]102、仿真流程控制台产生进行验证所需参数，切换工作目录；
[0060]103、启动平台仿真，验证平台判断该验证级别，确认所需产生激励的类型(指令集的激励或非指令集激励)，产生激励后进行仿真。
[0061]对于自测平台，先需要修改仿真流程控制台所需环境变量，以能正确产生自测平台、模块级验证平台和系统级验证平台进行验证所需参数；同时，编写自测平台中单个模块信号采集器、参考模型、非指令激励的指令；并将上述的信号采集器、参考模型、非指令激励和待测模块实例化到测试台。
[0062]然后仿真流程控制台产生该验证所需要文件列表的位置。
[0063]接着用户给仿真流程控制台下达模块自测命令，仿真流程产生进行模块自测所需参数，如所需导入文件列表路径、宏定义等。仿真流程控制台切换到对应目录工作目录。
[0064]最后，启动仿真，进行自测。
[0065]参照图5所示，当对自测平台进行仿真、验证时，根据用户的指令，仿真流程控制台产生自测所需的参数、切换工作目录；然后仿真流程控制台启动仿真；测试台判断为自测，产生非指令集激励，并发送非指令集激励给待测模块；信号采集器采集待测模块输入信号，进行操作判断；然后信号采集器进行具体操作，并将所需数据给参考模块；参考模块将处理结果存储到对比板中；信号采集器采集待测模块输出，并发送到对比板；对比板对理论值与实际值进行对比。
[0066]参照图6所示，当对模块级验证平台进行操作时，根据用户的指令，仿真流程控制台产生自测所需的参数、切换工作目录；然后仿真流程控制台启动仿真；测试台判断为进行模块级验证，产生指令集激励；然后测试台通过DPI接口传递调用编译器指令C++，C++调用编译器对指令集进行编译，产生二进制文件；测试台将产生的二进制文件初始化到ROM中；然后完成上电复位，开始模块级仿真；内核获取ROM中指令，根据指令对模块进行操作；信号采集器采集待测模块输入信号，进行操作判断；然后信号采集器执行具体操作，并将所需数据给参考模块；参考模块将处理结果存储到对比板中；信号采集器采集待测模块输出，并发送到对比板；对比板对理论值与实际值进行对比。
[0067]对于模块级验证平台，也需要事先定义好能应用于模块级验证和系统级验证的测试台，编写产生带约束随机指令的激励发生器，编写自动化比对板及断言机制，定义好基于DPI接口的SV/UVMM与C、C++通信协议。仿真流程控制台根据验证级别实例化内核、R0M、RAM、所编写随机指令发生器到测试台相应位置，实例化单个模块信号采集器、参考模型、待测模块到测试台相应位置，实例化自动化比对板及断言机制到测试台相应位置。
[0068]然后，仿真流程控制台产生进行验证所需参数，切换工作目录。
[0069]启动平台仿真，测试台接收到模块级验证指示，根据所测模块名，随机产生该模块所涉及指令文件；通过通信协议调用编译器将指令文件编译成二进制文件，并将所产生二进制文件初始化到ROM中，然后开始模块级验证。
[0070]参照图7所示，当对系统级验证平台进行操作时，根据用户的指令，仿真流程控制台产生自测所需的参数、切换工作目录；然后仿真流程控制台启动仿真；测试台判断为进行系统级验证，产生指令集激励；然后测试台通过DPI接口传递调用编译器指令C++，C++调用编译器对指令集进行编译，产生二进制文件；测试台将产生的二进制文件初始化到ROM中；然后完成上电复位，开始系统级仿真；内核获取ROM中指令，根据指令对模块进行操作；信号采集器采集待测模块输入信号，进行操作判断；然后信号采集器执行具体操作，并将所需数据给参考模块；参考模块将处理结果存储到对比板中；信号采集器采集待测模块输出，并发送到对比板；对比板对理论值与实际值进行对比。
[0071]对于系统级验证平台，待所有模块级验证完成后进入系统级验证；编写1模型，及1输入时序激励发生器；实例化1模型、1输入时序激励发生器到测试台；将模块级验证文件列表所在路径添加系统级验证文件列表中；将经过模块级验证已实例化了内核、ROM、RAM、所有参考模型、待测模块、比对板、断言机制的测试台所在路径添加到系统级验证文件列表中；然后进行仿真、验证；最后，通过各模块的比对板及断言机制判断验证结果正确。
[0072]在自测平台、模块级平台及系统级平台的验证后，都会通过比对板及断言机制判断验证结果正确与否。
[0073]自测平台向上集成到模块级验证平台时。首先，编写一个带约束的随机指令集生成器，该指令发生器支持参数传递功能，可识别是否需要产生该待测模块相关指令，便于模块级验证平台向上集成到系统级验证平台时，系统级验证平台对指令产生更容易控制；其次，编写待测模块的断言机制，对待测模块的控制信号时序正确性等进行监控；第三，编写一个测试台，该测试台下实例化功能验证的顶层、待测系统级顶层及与C++通讯协议，将待测模块实例化在待测系统顶层下，采集器、发生器、比对板、参考模型等实例化在功能验证顶层下为该待测模块预留的类中(该class具有打开/关闭功能)，C++通讯协议基于SystemVerilog提供的DPI接口完成，便于随机指令生成完毕后，通过C++调用指令编译器将随机指令编译成二进制文件，初始化到ROM ;最后，通过仿真流程控制台产生文件列表和仿真所需参数，就可以启动仿真了，文件列表包含所有涉及到的文件。从以上描述可看出，自测平台的信号采集器、参考模型、比对板可直接重用于模块级验证平台。
[0074]模块级验证平台向上集成到系统级验证平台时，首先，根据实际场景，编写1 口模型的时序响应机制，用于对待测系统输出的响应；其次，在待测系统顶层中，实例化所有待测模块；第三，在测试台中实例化1 口模型及其时序响应机制；最后，通过仿真流程控制台产生文件列表和仿真所需参数，就可以启动仿真了，文件列表包含所有涉及到的文件，仿真参数可控制是否打开所有预留给各待测模块的class。从以上描述可看出，所有模块级验证平台的信号随机指令发生器、采集器、参考模型、比对板、断言机制通过文件列表导入的方式可直接重用于模块级验证平台，只需进行较少改动，而无需大量重新编写，大幅提高了验证过程的重用性，减少验证所花时间，缩短上市周期。添加1 口模型及其时序响应机制，使得整个芯片系统级工作状态更接近真实场景，覆盖更多的应用场景，可以更早的发现更多的隐藏bug，提高验证效率，减少bug泄露。
[0075]总之，本发明通过上述方式能够对自测平台、模块级平台及系统级平台进行验证，在提高动态仿真平台可重用性方面效果明显，且验证环境更接近真实应用场景，能大幅提高验证效率，缩短产品的上市时间。
[0076] 以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种提高嵌入式处理器功能验证效率的方法，其特征在于该方法通过仿真流程控制台和验证平台来完成，所述仿真流程控制台负责建立自测平台、模块级验证平台或系统级验证平台，进行工作目录转换，启动仿真；验证平台负责生成随机激励、调用编译器对随机生成的指令进行编译、参考模型运行、仿真结果比较。
2.如权利要求1所述的提高嵌入式处理器功能验证效率的方法，其特征在于方法的具体步骤包括: 101、仿真流程控制台首先分析确定所需完成验证级别，并产生该验证所需要文件列表的位置； 102、仿真流程控制台产生进行验证所需参数，切换工作目录； 103、启动平台仿真，验证平台判断该验证级别，确认所需产生激励的类型，产生激励后进行仿真。
3.如权利要求2所述的提高嵌入式处理器功能验证效率的方法，其特征在于所述验证级别分为自测平台、模块级验证平台及系统级验证平台。
4.如权利要求3所述的提高嵌入式处理器功能验证效率的方法，其特征在于自测平台包括一个测试台和能产生外设模块寄存器读写、基本功能验证的激励(非指令激励)发生器，单个模块的信号采集器、具有部分功能的参考模型及比对板。该测试台实例化了非指令激励发生器、信号采集器、待测模块、参考模型及对比板；其中，非指令激励发生器在自测平台中产生的时序信号激励，直接从待验模块的接口输入；信号采集器:每个待测模块都有自身的信号采集器，主要完成对待测模块接口信号的采集，判断是待测模块需要完成的操作，判断得到信息若为数据流操作或者波特率配置，给参考模型发出指示；参考模型模拟待测模块行为，对数据流、波特率之类的功能进行运算，最终将结果传递给比对板内保存；比对板:完成参考模型传递过来的理论值与待测模块实际输出值之间的比对，并给出相应比对结果。
5.如权利要求3所述的提高嵌入式处理器功能验证效率的方法，其特征在于模块级验证平台包括一个测试台、实例化内核、ROM、RAM、能产生随机指令集的激励、单个模块的信号采集器、单个模块的RTL模型和验证参考模型、比对板及断言机制；该测试台实例化了待测系统顶层、验证功能顶层，待测模块顶层实例化了内核、ROM、RAM及待测模块；验证平台顶层包括了指令集激励发生器、信号采集器、待测模块参考模型、比对板及断言机制；其中，随机指令集激励随机生成待测模块所涉及的指令；断言机制对控制信号间时序关系进行监控，给出相应的报告；R0M、RAM、内核均属于IP，可直接使用信号采集器:每个待测模块都有自身的信号采集器，主要完成对待测模块接口信号的采集，判断是待测模块需要完成的操作，判断得到信息若为数据流操作或者波特率配置，给参考模型发出指示；参考模型模拟待测模块行为，对数据流、波特率之类的功能进行运算，最终将结果传递给比对板内保存；比对板:完成参考模型传递过来的理论值与待测模块实际输出值之间的比对，并给出相应比对结果。
6.如权利要求3所述的提高嵌入式处理器功能验证效率的方法，其特征在于系统级验证平台包括一个测试台、实例化内核、ROM、RAM、系统包括的所有模块RTL模型和验证参考模型、比对板及断言机制。
7.如权利要求3所述的提高嵌入式处理器功能验证效率的方法，其特征在于自测平台向上集成到模块级验证平台时，首先，编写一个带约束的随机指令集生成器，该指令发生器支持参数传递功能，可识别是否需要产生该待测模块相关指令，便于模块级验证平台向上集成到系统级验证平台时，系统级验证平台对指令产生更容易控制；其次，编写待测模块的断言机制，对待测模块的控制信号时序正确性等进行监控；第三，编写一个测试台，该测试台下实例化功能验证的顶层、待测系统级顶层及与C++通讯协议，将待测模块实例化在待测系统顶层下，采集器、发生器、比对板、参考模型实例化在功能验证顶层下为该待测模块预留的类中，C++通讯协议基于SystemVerilog提供的DPI接口完成，便于随机指令生成完毕后，通过C++调用指令编译器将随机指令编译成二进制文件，初始化到ROM ;最后，通过仿真流程控制台产生文件列表和仿真所需参数，就可以启动仿真了，文件列表包含所有涉及到的文件。
8.如权利要求3所述的提高嵌入式处理器功能验证效率的方法，其特征在于模块级验证平台向上集成到系统级验证平台时，首先，根据实际场景，编写1 口模型的时序响应机制，用于对待测系统输出的响应；其次，在待测系统顶层中，实例化所有待测模块；第三，在测试台中实例化1 口模型及其时序响应机制；最后，通过仿真流程控制台产生文件列表和仿真所需参数，就可以启动仿真了，文件列表包含所有涉及到的文件。
9.如权利要求8所述的提高嵌入式处理器功能验证效率的方法，其特征在于所述步骤103中，如产生为指令集激励，则需通过DPI接口将编译器调用命令传递给C++语言，由C++调用编译器将所产生指令集编译成二进制文件，随后将编译后的二进制文件初始化到ROM中，再开始仿真。
10.如权利要求8所述的提高嵌入式处理器功能验证效率的方法，其特征在于对于系统级验证平台，待所有模块级验证完成后进入系统级验证；重复步骤101，编写1模型，及1输入时序激励发生器；实例化1模型、1输入时序激励发生器到测试台；将模块级验证文件列表所在路径添加系统级验证文件列表中；将经过模块级验证已实例化了内核、R0M、RAM、所有参考模型、待测模块、比对板、断言机制的测试台所在路径添加到系统级验证文件列表中；然后重复步骤102、103 ;最后，通过各模块的比对板及断言机制判断验证结果正确。
【文档编号】G06F11/26GK104461810SQ201410643286
【公开日】2015年3月25日 申请日期:2014年11月14日 优先权日:2014年11月14日
【发明者】唐疆斌 申请人:深圳市芯海科技有限公司