用于反熔丝FPGA的烧录器设计的制作方法

本发明涉及一种FPGA烧录编程硬件电路设计，特别涉及一种用于反熔丝FPGA的烧录编程硬件电路设计。

背景技术：

FPGA根据编程逻辑结构的不同，可以分为基于SRAM结构的FPGA、基于反熔丝结构的FPGA等。由于反熔丝单元占用版图面积小，同等规模下，反熔丝FPGA的布线资源比SRAM结构FPGA丰富的多。而且反熔丝FPGA编程后，掉电程序不丢失，使用方便。反熔丝结构抗辐照能力强，性能安全可靠，适合军用和宇航级器件。

反熔丝是一种由两个导通层之间加一层绝缘层构成的半导体器件，在绝缘体导通之前相当与很大的电阻，电路上处于开路状态。在电流反复冲击下，绝缘体导通，此时反熔丝相当于小电阻，电路上处于导通状态。

烧录编程反熔丝FPGA需要反熔丝FPGA烧录器。反熔丝的烧录需要严格的时序和电压要求。烧录器需要在指定的反熔丝一端施加持续的高电平脉冲，同时烧录器需要实时检测反熔丝的烧录情况，在反熔丝烧通过后要停止继续烧录，以防过烧。

目前，反熔丝烧录器主要依赖进口，一方面，烧录电压等不可自主调节，影响烧录效率；另一方面，烧录过程不可控，无法灵活地对单个反熔丝进行烧录。

技术实现要素：

为了克服上述现有技术的不足，本发明提出了一种用于反熔丝FPGA的烧录器设计。

本发明所采取的技术方案包括：用于与上位机通信的主控芯片电路；与用于反熔丝烧录的高速电压控制电路；与用于实时检测反熔丝烧录状态的电流检测电路。

其中与上位机通信的主控芯片电路通过串口接口接收上位机指令。主控芯片电路提供信号给高速电压控制电路。高速电压控制电路根据主控芯片的信号产生烧录控制电压，烧录控制电压依照主控芯片信号的不同可以快速变化。电压检测电路可以实时检测电压，并发送给上位机进行判断。电流检测电路实时检测反熔丝的烧录状态，当反熔丝烧通时，烧录通路上电流发生明显的增大，电流检测电路捕捉到反熔丝烧通信号并发送给主控芯片，停止发送烧录电压，完成反熔丝的烧录过程。

根据本发明的一个方面，所述与上位机通信的主控芯片电路使用串口与上位机进行通信。按照上位机的指令，在指令所需的时间产生三种烧录所需电压的控制信号。三种电压为：用于反熔丝烧录的编程电压、用于通路开关控制的开关电压、以及防止烧录特定反熔丝时其他反熔丝不被误烧的保护电压。

根据本发明的一个方面，所述用于反熔丝烧录的编程电压用于反熔丝FPGA芯片编程电压引脚上。编程电压在芯片内部通过控制电路施加到特定待烧录反熔丝一端，特定待烧录反熔丝另一端通过控制电路连接到地电平。通过持续施加编程电压脉冲实现反熔丝的烧录。反熔丝FPGA烧录器通过高速电压控制器产生满足时序要求的编程电压脉冲提供给反熔丝FPGA芯片。

根据本发明的一个方面，所述用于通路开关控制的开关电压用于反熔丝FPGA芯片引脚之一上。开关电压的作用是在芯片烧录时打开所需通路，使烧录电压加载到特定待烧录反熔丝两端。反熔丝FPGA烧录器通过高速电压控制器产生满足时序要求的开关电压提供给反熔丝FPGA芯片。

根据本发明的一个方面，所述用于防止烧录特定反熔丝时其他反熔丝不被误烧的保护电压用于反熔丝FPGA芯片引脚之一上。编程时，待烧录反熔丝两端一端施加编程电压，另一端施加地电平，其他与待烧录反熔丝处于同一行的反熔丝两端一端施加编程电压，另一端施加保护电压，这样非烧录反熔丝两端电压差较低，从而不会被误烧。反熔丝FPGA烧录器通过高速电压控制器产生满足时序要求的保护电压提供给反熔丝FPGA芯片。

根据本发明的一个方面，电流检测电路采集反熔丝烧录通路上的电流在一个小电阻上的分压，当反熔丝烧通时，电压发生改变。电压检测电路实时检测该电压，并发送给上位机进行判断，当电压超过设定的阈值时，判定反熔丝已 烧通，停止发送烧录电压。

附图说明

图1为本发明一种实施方式的反熔丝FPGA烧录器系统框图。

图2为本发明一种实施方式的主控芯片与上位机电路框图。

图3为本发明一种实施方式的高速电压产生和控制电路原理图。

图4为本发明一种实施方式的电压采集电路原理图。

图5为本发明一种实施方式的烧录电流检测电路原理图。

具体实施方式

下面结合附图和实例对本发明进行详细描述。

图1所示为本发明一种实施方式的反熔丝FPGA烧录器系统框图。该系统框图包括：上位机PC、主控芯片、烧录电压产生电路、开关电压产生电路、保护电压产生电路、电压采集电路、电流检测电路和反熔丝FPGA。其中主控芯片、烧录电压产生电路、开关电压产生电路、保护电压产生电路、电压采集电路和电流检测电路是反熔丝FPGA烧录器的主要部分，如图1虚线框中所示。反熔丝FPGA烧录器主控芯片接受上位机PC的指令，产生三路电压控制信号到电压产生电路。其中，烧录电压产生电路的电压输出经过电流检测电路连接到反熔丝FPGA烧录电压接口。烧录电压产生电路、开关电压产生电路、保护电压产生电路和电流检测电路的输出作为电压采集电路的输入，电压采集电路的输出传送给主控芯片。主控芯片处理过后将电压等信息传送给上位机。

图2所示为本发明一种实施方式的主控芯片与上位机电路框图。如图所示，上位机与主控芯片通过UART接口进行通信。主控芯片接受上位机的指令产生输出。主控芯片产生三路电压控制信号并分别传送到三路高速DAC。同时主控芯片接受电压检测电路所采集到的电压，进行判断后反馈给上位机。

图3所示为本发明的一种实施方式的高速电压产生和控制电路原理图。该电路原理图包括：高速DAC和高速运算放大器。高速DAC可以在很短时间间隔内将输入的数字信号转化为模拟信号输出。高速DAC的信号输入端311为图1中 主控芯片的电压控制信号。高速DAC将电压控制信号的数字信号转换为模拟信号，由于用于烧录的电压较高，还需要通过运算放大器进行放大。高速DAC输出的模拟信号通过电阻R303接到运算放大器的反向输入端。运算放大器的同相输入端通过电阻R301接地，同时通过电阻R302接到运算放大器的输出端。运算放大器的主要作用是放大高速DAC的输出到所需电压。电阻R301和电阻R302阻值之比决定了运算放大器的放大倍数。运算放大器的放大倍数由所需烧录电压的最大值与高速DAC所能输出的最高电压之比决定。运算放大器采用单电源供电，电源312应大于所需烧录电压的最大值。运算放大器的输出313连接到电压检测电路和反熔丝FPGA芯片烧录电压相关引脚。

图4所示为本发明的一种实施方式的电压采集原理图。该原理图包括：模拟选择器和高速ADC。模拟选择器可以选通四路输入中的一路，模拟选择器的后级输入到高速ADC，实现了电压采集的复用。411端连接到三路烧录电压中反熔丝烧录电压输出端，即图3中313。电阻R401和电阻R402对该电压进行分压，分压后的电压由R401和R402的阻值之比决定。412端连接到三路烧录电压中通路开关控制电压输出端。电阻R403和电阻R404对该电压进行分压。413端连接到三路烧录电压中防止烧录单个反熔丝时其他反熔丝不被误烧的保护电压输出端。电阻R405和电阻R406对该电压进行分压。电阻R401、R402、R403、R404、R405和R406选用阻值较大的电阻，防止对前级电压产生电路所产生的电压产生影响。414端连接到电流检测电路中的电压输出端。电流检测电路中电压输出端电压较低，所以不需要分压电路。415端为模拟选择器选择端。高速ADC可以在很短的时间间隔内将输入的模拟电压信号转换为数字信号输出。模拟选择器接受主控芯片控制，依次选择四路输入电压中的一路，模拟选择器输出连接到高速ADC进行模拟到数字的转换后，由高速ADC输出端416输出到主控芯片进行分析和判断。

图5所示为本发明的一种实施方式的烧录电流检测电路原理图。所采用仪表放大器是一种特殊的差动放大器，具有超高输入阻抗，极其良好的CMRR，能放大在共模电压下的信号。图中511端连接到三路烧录电压中反熔丝烧录电压输出端。514端连接到反熔丝FPGA烧录电压端口。电阻R501选用阻值较小的电阻， 电阻R502选用阻值较大的电阻，用于在反熔丝烧通前的电流通路。当反熔丝烧通前，反熔丝的阻值很大，R501两端的电压较小。反熔丝烧通后，反熔丝的阻值突然降低，R501上流过的电流增大。仪表放大器采集R501两端的电压，512端为仪表放大器的电源。仪表放大器将R501两端的电压放大合适倍数后，由513端输出到电压采集电路，即图4中414端，经过ADC转化为数字信号，输入到主控芯片进行反熔丝烧录的判断。