十进制数字加法器的制作方法

本发明涉及计算机领域、数字电路、数字电子技术、集成电路领域。

背景技术：
：

本发明是数字电子技术中逻辑电路的应用。以门电路为基础实现输入加数与被加数产生数的和。本发明采取直接进行十进制加法的方式产生数的和。是一种数字电路，而且实际应用需要将电路集成，缩减电路体积。

技术实现要素：
：

十进制数字加法器采用直接使用十位数的加数与十位数的被加数相加的方式得到数的和。提高了运算的效率。十进制数字加法器能够实现个位数的十进制加法，得出结果。用0、1、2、3、4、5、6、7、8、9的加数与0、1、2、3、4、5、6、7、8、9的被加数相加，得出0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18共19个结果。十进制加法器的输入和输出都是十进制，所以算术运算的效率非常高，而且非常简单。

附图说明：

图1是实现结果R0的等效逻辑电路图；

图2是实现结果R1的等效逻辑电路图；

图3是实现结果R2的等效逻辑电路图；

图4是实现结果R3的等效逻辑电路图；

图5是实现结果R4的等效逻辑电路图；

图6是实现结果R5的等效逻辑电路图；

图7是实现结果R6的等效逻辑电路图；

图8是实现结果R7的等效逻辑电路图；

图9是实现结果R8的等效逻辑电路图；

图10是实现结果R9的等效逻辑电路图；

图11是实现结果Ri的等效逻辑电路图；

图12是整体的逻辑关系示意图；

图13是整体的逻辑电路布线图，其中最外侧的粗实线框表示外框架，最左侧为输入端(A0～A9与B0～B9)，最右侧为输出端(R0～R9及Ri)。

因图片太大无法完整清晰的显示在一张图纸上，所以另外附加了分图。图14、图15、图16、图17、图18、图19、图20、图21、图22、图23是图13的分图。

具体实施方式：

十进制数字加法器共有20个输入端，分别为10个加数A0、A1、A2、A3、A4、A5、A6、A7、A8、A9输入端，其中A0对应数字0、A1对应数字1、A2对应数字2、A3对应数字3、A4对应数字4、A5对应数字5、A6对应数字6、A7对应数字7、A8对应数字8、A9对应数字9；10个被加数B0、B1、B2、B3、B4、B5、B6、B7、B8、B9输入端，其中B0对应数字0、B1对 应数字1、B2对应数字2、B3对应数字3、B4对应数字4、B5对应数字5、B6对应数字6、B7对应数字7、B8对应数字8、B9对应数字9。

十进制数字加法器共有11个输出端，一个进位端Ri和10个结果端，结果端分别为R0、R1、R2、R3、R4、R4、R5、R6、R7、R8、R9；因为十进制个位数的相加共有19个结果(0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18)分别表示为：

0＝R0、1＝R1、2＝R2、3＝R3、4＝R4、5＝R5、6＝R6、7＝R7、8＝R9、10＝Ri+R0、11＝Ri+R1、12＝Ri+R2、13＝Ri+R3、14＝Ri+R4、15＝Ri+R5、16＝Ri+R6、17＝Ri+R7、18＝Ri+R8

十进制个位数相加的所有组合方式如下表：

由上表可分别得出结果如下表示：

加数与被加数相加后个位结果为0的为R0，逻辑函数表达式为：

R0＝A0·B0+A1·B9+A2·B8+A3·B7+A4·B6+A5·B5+A6·B4+A7·B3+A8·B2+A9·B1逻辑电路图见“图1”；

加数与被加数相加后个位结果为1的为R1，逻辑函数表达式为：

R1＝A0·B1+A1·B0+A2·B9+A3·B8+A4·B7+A5·B6+A6·B5+A7·B4+A8·B3+A9·B2逻辑电路图见“图2”；

加数与被加数相加后个位结果为2的为R2，逻辑函数表达式为：

R2＝A0·B2+A1·B1+A2·B0+A3·B9+A4·B8+A5·B7+A6·B6+A7·B5+A8·B4+A9·B3逻辑电路图见“图3”；

加数与被加数相加后个位结果为3的为R3，逻辑函数表达式为：

R3＝A0·B3+A1·B2+A2·B1+A3·B0+A4·B9+A5·B8+A6·B7+A7·B6+A8·B5+A9·B4逻辑电路图见“图4”；

加数与被加数相加后个位结果为4的为R4，逻辑函数表达式为：

R4＝A0·B4+A1·B3+A2·B2+A3·B1+A4·B0+A5·B9+A6·B8+A7·B7+A8·B6+A9·B5逻辑电路图见“图5”；

加数与被加数相加后个位结果为5的为R5，逻辑函数表达式为：

R5＝A0·B5+A1·B4+A2·B3+A3·B2+A4·B1+A5·B0+A6·B9+A7·B8+A8·B7+A9·B6逻辑电路图见“图6”；

加数与被加数相加后个位结果为6的为R6，逻辑函数表达式为：

R6＝A0·B6+A1·B5+A2·B4+A3·B3+A4·B2+A5·B1+A6·B0+A7·B9+A8·B8+A9·B7逻辑电路图见“图7”；

加数与被加数相加后个位结果为7的为R7，逻辑函数表达式为：

R7＝A0·B7+A1·B6+A2·B5+A3·B4+A4·B3+A5·B2+A6·B1+A7·B0+A8·B9+A9·B8逻辑电路图见“图8”；

加数与被加数相加后个位结果为8的为R8，逻辑函数表达式为：

R8＝A0·B8+A1·B7+A2·B6+A3·B5+A4·B4+A5·B3+A6·B2+A7·B1+A8·B0+A9·B9逻辑电路图见“图9”；

加数与被加数相加后个位结果为9的为R9，逻辑函数表达式为：

R9＝A0·B9+A1·B8+A2·B7+A3·B6+A4·B5+A5·B4+A6·B3+A7·B2+A8·B1+A9·B0逻辑电路图见“图10”；

加数与被加数相加后有进位的为Ri，逻辑函数表达式为：

Ri＝A1·B9+A2·B8+A3·B7+A4·B6+A5·B5+A6·B4+A7·B3+A8·B2+A9·B1+A2·B9+A3·B8+A4·B7+A5·B6+A6·B5+A7·B4+A8·B3+A9·B2+A3·B9+A4·B8+A5·B7+A6·B6+A7·B5+A8·B4+A9·B3+A4·B9+A5·B8+A6·B7+A7·B6+A8·B5+A9·B4+A5·B9+A6·B8+A7·B7+A8·B6+A9·B5+A6·B9+A7·B8+A8·B7+A9·B6+A7·B9+A8·B8+A9·B7+A8·B9+A9·B8+A9·B9

其中Ri可以等效简化为：

Ri＝A9

(B1+B2+B3+B4+B5+B6+B7+B8+B9)+A8(B2+B3+B4+B5+B6+B7+B8+B9)+A7(B3+B4+B5+B6+B7+B8+B9)

+A6(B4+B5+B6+B7+B8+B9)+A5(B5+B6+B7+B8+B9)+A4(B6+B7+B8+B9)+A3(B7+B8+B9)+A2(B8+B9)

+A1·B9

逻辑电路图见“图11”；

由以上可得到十进制数字加法器的整体逻辑电路图——图13。

实际功能如下例：

例：计算加法0+0(代表相加结果为零的)

输入端：

A0输入高电平；A1～A9均为低电平；

B0输入高电平；B1～B9均为低电平；

输出端：

R0输出高电平；R1～R9及Ri均为低电平；

例：3+5(代表相加结果非零且无进位的)

输入端：

A3输入高电平，A0、A1、A2、A4、A5、A6、A7、A8、A9为低电平；

B5输入高电平，B0、B1、B2、B3、B4、B6、B7、B8、B9为低电平；

输出端：

R8输出高电平，R0、R1、R2、R3、R4、R5、R6、R7、R9、Ri均输出低电平。

例：8+9(代表相加结果有进位的)

输入端：

A8输入高电平，A0、A1、A2、A3、A4、A5、A6、A7、A9为低电平：

B9输入高电平，B0、B1、B2、B3、B4、B5、B6、B7、B8为低电平；

输出端：

Ri和R7输出高电平，R0、R1、R2、R3、R4、R5、R6、R8、R9均输出低电平。