盘存储装置及数据处理方法与流程

技术领域

本发明的实施方式涉及盘存储装置及数据处理方法。

背景技术：

近年来，在以硬盘驱动器(HDD)为代表的盘驱动器的领域中，开发了：除了盘以外还使用非易失性存储器(例如NAND型闪速存储器)来作为数据的存储介质的混合型盘驱动器。

再有，开发了一种适用以下方式的盘驱动器：该方式为使用作为具有轨道密度(TPI)高的记录区域的瓦写记录区域(瓦记录区域)和作为要在该瓦写记录区域记录的数据的高速缓存使用的介质高速缓存(media cache)区域的盘的方式。再有，在下面将瓦写记录区域记为瓦记录区域或SMR(瓦写磁记录)区域。

即，在此类盘驱动器中，来自主机的写进数据保存于盘上的瓦记录区域、介质高速缓存区域或NAND型闪速存储器中的任一数据记录区域中。

技术实现要素：

本发明的实施方式提供：执行与包括采用瓦记录方式的盘和非易失性存储器的各记录区域的特性对应的数据的写入及读取处理的盘存储装置及数据处理方法。

实施方式涉及的盘存储装置具备：盘，其具备：具有第一轨道和与第一轨道部分重叠的第二轨道的第一记录区域；和对要在第一记录区域写入的第一数据进行高速缓存的第二记录区域；非易失性存储器，其对从盘读取的第一数据和第二数据进行高速缓存；和控制器，其根据写入请求而将第一数据写入到第一记录区域或第二记录区域，并根据读取请求而从第一记录区域、第二记录区域及非易失性存储器中的任一个读取第一数据或第二数据。

附图说明

图1是表示第一实施方式涉及的盘驱动器的要部的框图。

图2是用于说明第一实施方式的盘驱动器所采用的SMR工作的图。

图3是说明各记录区域的特性的一例的图。

图4(a)是表示示出各记录区域的容量的表的一例的图，图4(b)是表示示出对于各记录区域的写入/读取的性能的表的一例的图。

图5是表示第一实施方式的数据的写入工作的一例的流程图。

图6是表示第一实施方式的数据的读取工作的一例的流程图。

具体实施方式

下面参照附图来说明实施方式。

(第一实施方式)

图1是表示本实施方式涉及的盘驱动器200的要部的框图。

如图1所示，本实施方式的盘驱动器(盘存储装置)200是具有盘1及NAND型闪速存储器(flash memory)(非易失性存储器的一例)17来作为记录介质的混合型盘驱动器。盘驱动器200还包括：后述的头盘组件(head-disk assembly：HDA)；头放大器集成电路(以下称为头放大器IC)11；包括一芯片的集成电路的系统控制器15；缓冲存储器(DRAM)16；和驱动器IC18。

HDA除了盘1之外还具有：主轴马达(SPM)2；搭载有头10的臂3； 和音圈马达(VCM)4。盘1通过主轴马达2而旋转。臂3和VCM4构成了致动器。致动器通过VCM4的驱动来将搭载于臂3的头10移动控制到盘1上的指定位置。

头10以滑块为主体，具有在该滑块安装的写入头10W和读取头10R。读取头10R读出在盘1上的轨道记录的数据。写入头10W在盘1上写进数据。

头放大器IC11具有读取放大器及写入驱动器。读取放大器将由读取头10R读出的读取信号放大，向读取/写入(R/W)信道12传输。另一方面，写入驱动器将与从R/W信道12输出的写入数据相应的写入电流向写入头10W传输。

系统控制器(控制器)15包括：R/W信道12、硬盘控制器(HDC)13和微处理器(MPU)14。R/W信道12包括执行读取数据的信号处理的读取信道12R和执行写入数据的信号处理的写入信道12W。

HDC13跟从MPU14来控制主机19和R/W信道12之间的数据传送。HDC13控制缓冲存储器16，通过将读出数据(读取数据)及写进数据(写入数据)在缓冲存储器16临时存储来执行数据传送控制。

NAND型闪速存储器(以下称为NAND存储器)17以非易失方式记录数据。NAND存储器17具有写进次数的阈值。在本实施方式中，例如，NAND存储器17响应于来自主机19的读取请求来保持(高速缓存)从盘1读取(读出)的数据。

MPU14具备判断部141。MPU14是主控制器，经驱动器IC18来控制VCM4，执行进行头10的定位的伺服控制。再有，MPU14控制数据对于盘1的写进工作，并且如后述那样执行选择从主机19传送的写入数据的记录(写进或写入)目的地的控制。此处，MPU14的控制所进行的写进工作中包括SMR(shingled write magnetic recording，瓦写磁记录)(或也称为瓦记录方式)工作。

图2是用于说明本实施方式的盘驱动器200所采用的SMR工作的图。

在盘驱动器200中，通过由写入头10W在盘1上写进数据，而在盘1 上的径向构成轨道(数据轨道)。如图2所示，在SMR方式中，各轨道300被顺序重叠书写。将包括此类的多个轨道组例如5轨道的轨道组的数据记录区域(或数据容量单位)，称为带区(Band0、Band1)400。

在各个带区400之间，为了避免数据干扰而配置有保护轨道(Guard Track)。在图2中，各带区400内的数据以轨道序号0、1、2、3、4(Track0、Track1、Track2、Track3、Track4)的顺序由写入头10W写入。轨道序号0～3的轨道300由下一被写入的轨道在单侧干扰，而使数据信号幅度变细。另一方面，对于轨道序号4(Track4)的轨道300，在保护轨道没有写入数据，因此几乎不存在来自其他轨道的干扰。

只要是进行此类顺序重叠书写的SMR方式，则由于能将轨道的间隔设计得较窄，因此能实现盘1上构成的数据轨道的高密度化。

回到图1，盘1上的主要数据记录区域是通过SMR工作而与相邻的轨道的一部分重叠地写进数据的SMR区(以下称为瓦记录区域)110。瓦记录区域110包括某一轨道和与该某一轨道部分重叠的轨道。此外，例如，在盘1上最外周侧确保的数据记录区域是成为瓦记录区域110的高速缓存的介质高速缓存(media cache)区域100。

优选地，介质高速缓存区域100是相对于高轨道密度的瓦记录区域110而用通常的写进工作来写进数据、低轨道密度的数据记录区域。此外，在介质高速缓存区域110，连续地写进从主机19传送的写入数据。介质高速缓存区域100是例如比一个带区的容量足够大的容量。MPU14将为了防止性能劣化而临时在介质高速缓存区域100保持(高速缓存)的数据在预定的定时向瓦记录区域110中具体为作为用户数据区域的带区移动而重写。

判断部141判断写入数据的记录区域，并向MPU14输出判断结果。判断部141基于多个记录区域的特性来判断(选择)数据的写入目的地的记录区域。例如，判断部141具备表示多个记录区域的特性的表，并根据这些表来判断写入及保持数据的记录区域。由于这些判断，判断部141能借助于MPU14来控制各部分。再有，判断部141可作为固件而包括于MPU14中。

判断部141在从主机19接收到写入命令的情况下，基于LBA(logical block address，逻辑块地址)为连续的顺序数据及LBA为不连续的随机数据的每个的数据大小，来选择介质高速缓存区域100或瓦记录区域110的任一个，决定来自主机19的写入数据的记录(写入)目的地。判断部141可将顺序数据优先写入瓦记录区域110。再有，顺序数据是数据大小比随机数据大且LBA连续的数据。

此外，判断部141在从主机19接收到读取命令时读取的数据位于盘上(介质高速缓存区域100或瓦记录区域110)的情况下，判断读取的数据(读取数据)是否下次使用的可能性高且为小块(block)。判断部141在读取数据下次使用的可能性高且为小块(例如，随机数据)的情况下，作为读取高速缓存而向NAND存储器17移写(复制)读取的数据。这样，此类数据能在下次读取中从NAND存储器17读出。

下面参照附图来说明盘驱动器200所具备的记录区域(NAND存储器17、介质高速缓存区域100及瓦记录区域110)的特性及表示其特性的表。

图3是说明各记录区域的特性的一例的图。在图3中，顺序写入表示将连续的LBA的数据(顺序数据)连续地写入(重写)的工作，顺序读取表示读取顺序数据的工作。随机写入表示将不连续的LBA的数据(随机数据)写入(重写)的工作，随机读取表示读取随机数据的工作。此外，“写入性能”表示“写入时的数据的传送(处理)速度”，“读取性能”表示“读取时的数据的传送(处理)速度”。

如图3所示，存储容量为瓦记录区域110相当大，接着以介质高速缓存区域100、NAND存储器17的顺序减小。

顺序写入性能以介质高速缓存区域100、瓦记录区域110、NAND存储器17的顺序减小。随机写入性能以介质高速缓存区域100、NAND存储器17的顺序降低，且与这两区域相比，瓦记录区域110较低。

顺序读取性能以NAND存储器17、介质高速缓存区域100、瓦记录区域110的顺序降低。随机读取性能为NAND存储器17相当高，接着以介质高速缓存区域100、瓦记录区域110的顺序降低。

因此，顺序数据优选在盘1的瓦记录区域110记录。此外，由于读取的随机数据有可能被再次读取，因此通过在NAND存储器17中临时保持(高速缓存)而能期待特性(性能)的改善。

图4(a)是表示示出各记录区域的容量的表的一例的图，图4(b)是表示示出对各记录区域的写入/读取的性能的表的一例的图。在图4(a)及图4(b)中，各表的数字以升序表示性能高。即、在图4(a)及图4(b)中，数字“1”表示在三个记录区域(NAND存储器17、介质高速缓存区域100及瓦记录区域110)中性能最高，数字“3”表示与由其他数字“1”和数字“2”表示的记录区域相比性能较低。判断部141在从主机19接收到写入命令的情况下基本上以图4(a)及图4(b)所示的表的数字的升序判断要写入的记录区域的优先度，但是，也可以不必以表的数字的升序判断要写入的记录区域。例如，判断部141在优先度高的记录区域的容量不足的情况下判断为向其他记录区域写入。在下面，将各记录区域不能存储数据的情况统称为空闲容量不足的情况。

(数据的写入工作)

下面参照图5的流程图来说明本实施方式的数据的写入工作的一例。

图5是表示本实施方式的数据的写入工作的一例的流程图。

首先，如图5所示，HDC13接受从主机19经接口传送、且含有LBA的指定的命令(此处为写入命令)(B501)。HDC13将后续于命令而传送的写入数据存储在缓冲存储器16。此时，HDC13接受多个写入命令(及写入数据)。

判断部141(MPU14)基于接受的多个写入命令所含的LBA来判断LBA及写入数据的连续性(B502)。

判断部141通过判断接收到的多个写入命令的LBA的连续性来判断是顺序数据还是随机数据(B503)。即、判断部141判断写入命令所请求的写入工作是写进顺序数据的顺序写入还是写进随机数据的随机写入。

在多个写入命令被判断为顺序写入的情况下(B503的“是”)，MPU14将顺序数据写入瓦记录区域110，并结束写入的处理(B504)。

另一方面，在多个写入命令被判断为不是顺序写入(即，是随机数据)的情况下(B503的“否”)，HDC13将随机数据写入到介质高速缓存区域100(B505)，并结束写入的处理。再有，将写入到介质高速缓存区域100的(已高速缓存的)数据在预定的定时向瓦记录区域110移动而重写。

即、在本实施方式中，MPU14响应于来自主机19的写入命令而不在NAND存储器17写入数据。

(数据的读取工作)

下面参照图6的流程图来说明本实施方式的数据的读取工作的一例。

图6是表示本实施方式的数据的读取工作的一例的流程图。

首先，如图6所示，HDC13接受从主机19经接口传送的命令(此处为读取命令(读取请求))(B601)。相应于此，MPU14特定读取数据的LBA。

MPU14响应于来自主机19的读取命令来判断要读取的数据是否保持(高速缓存)在NAND存储器17(B602)。

在判断为保持在NAND存储器17的情况下(B602的“是”)，HDC13读取保持在NAND存储器17的数据例如随机数据，并向主机19传送读取数据(B603)。

HDC13将读取数据(此处，为随机数据)保持在NAND存储器17(B604)。

返回B602的处理，在判断为没有保持在NAND存储器17的情况下(B602的“否”)，HDC13根据表示记录区域的特性的表(参照图3)的优先度，而确认盘1上的记录区域(介质高速缓存区域100及瓦记录区域110)处的读取数据的访问目的地(B605)。

MPU14判断是否为读取数据连续的LBA(B606)。即，MPU14判断读取数据是顺序数据还是随机数据。

在判断为读取数据是顺序数据的情况下(B606的“是”)，HDC13从盘1的与LBA对应的扇区读取顺序数据，并向主机19传送读取数据(B607)。例如，在盘1的瓦记录区域110写入有顺序数据的情况下，HDC13 从瓦记录区域110读出顺序数据，并向主机19传送所读出的顺序数据。

HDC13将读取数据(此处，为顺序数据)保持于盘1的记录区域(B608)。MPU14例如按照表示记录区域的特性的表(参照图3)的优先度来将读取数据保持在容量大的瓦记录区域110。

返回B606的处理，在判断为读取数据不是顺序数据的情况下(B606的“否”)，MPU14判断要读取的数据的使用频率是否高(B609)。此时，MPU14具备包括各扇区的数据的使用频率和使用频率的阈值的列表。MPU14参照该列表来判断要读取的数据的使用频率是否为阈值以上。

在判断为读取数据的使用频率高的情况下(B609的“是”)，HDC13从盘1的与LBA对应的扇区读取随机数据，并向主机19传送读取数据(B610)。此时，例如，在盘1的介质高速缓存区域100写入有随机数据的情况下，HDC13从介质高速缓存区域100读取随机数据，并向主机19传送所读取的随机数据。

MPU14将读取数据(此处，为随机数据)判断为因使用频率高所以再次被请求读取的可能性高(B611)。相应于该判断，HDC13将再次被请求读取的可能性高的随机数据向随机读取性能高的NAND存储器17移写(高速缓存)(B611)。再有，虽然数据向NAND存储器17的移写是在从主机19被请求读取的可能性高的情况下执行的例子，但是，并不限于接收到来自主机19的读取命令的情况。

返回B609的处理，在判断为读取数据的使用频率不高的情况下(B609的“否”)，HDC13从盘1的与LBA对应的扇区读取随机数据，并向主机19传送读取数据(B612)。此时，例如，在盘1的介质高速缓存区域100写入有随机数据的情况下，HDC13从介质高速缓存区域100读取随机数据，并向主机19传送所读取的随机数据。

MPU14将读取数据(此处，为随机数据)判断为因使用频率不高所以再次被请求读取的可能性低(B613)。相应于该判断，HDC13将所读取的随机数据在盘1的记录区域保持(B613)。此处，HDC13例如按照表示记录区域的特性的表的优先度来在比瓦记录区域110的随机读取性能高 的介质高速缓存区域100中保持。

MPU14判断是否存在来自主机19的读取命令(B614)。在判断为存在读取命令的情况下(B614的“是”)，MPU14返回B601的处理。在判断为没有读取命令的情况下(B614的“否”)，MPU14结束读取处理。

根据本实施方式，盘驱动器200是具备采用瓦记录方式的盘1和NAND存储器17来作为记录区域的混合驱动器。盘驱动器200能根据各记录区域的特性来选择要进行数据写入的记录区域。因此，盘驱动器200能将连续的LBA的数据即顺序数据记录在容量大的瓦记录区域110，限制对于容量有限的NAND存储器17和/或介质高速缓存区域100的数据写入。

此外，盘驱动器200在响应于来自主机19的读取请求来读取数据的情况下，在传送速度高的NAND存储器17保持使用频率高的小块的随机的数据(随机数据)。盘驱动器200在响应于来自主机19的写入请求来写入数据的情况下，将连续的LBA的数据(顺序数据)不记录在NAND存储器17而是优先记录在大容量的瓦记录区域110。因此，能抑制对于NAND存储器17的写入所导致的疲敝。其结果，盘驱动器200的性能提高。

虽然说明了几个实施方式，但是这些实施方式只是例示，而不是用于限定发明的范围。这些新实施方式可以以其他各种方式实施，在不脱离发明的要旨的范围，可以进行各种省略、置换、变更。这些实施方式和/或其变形包括于发明的范围和/或要旨中，也包括于技术方案记载的发明及其均等的范围中。