一种基于脉冲神经膜系统和匀质神经细胞的逻辑或门设计方法与流程

本发明涉及人工智能领域，特别涉及一种基于脉冲神经膜系统和匀质神经细胞的逻辑或门设计方法。

背景技术：

神经计算是自然计算的重要分支之一，旨在将人类大脑神经系统中存储信息和智能处理信息的方式抽象为可执行计算的模型。脉冲神经膜系统是一类脉冲神经网络模型，是受人脑所蕴含的计算智能启发得到的高性能神经计算模型。

现有技术的主要特点在于使用的神经计算单元的种类太多，从而造成神经电路的实现复杂，计算效率低，计算准确率低。

技术实现要素：

为解决上述现有技术的不足，本发明提出了一种基于脉冲神经膜系统和匀质神经细胞的逻辑或门设计方法，利用神经元的级联，实现信息的传递和并行处理，最终实现执行逻辑计算的功能，具有分布式并行的计算特性，可以为神经电路的实现提供可行的计算模型。

本发明的技术方案是这样实现的：

一种基于脉冲神经膜系统和匀质神经细胞的逻辑或门设计方法，基于脉冲累加信息编码方式，使用统一的神经计算单元，统一神经计算单元的激发表达式为a^*/a→a，其中字母a表示脉冲，脉冲的累加表示为字母a的多重集，a^*表示为任意数目的累加脉冲；a→a的含义为：“→”左边的脉冲a表示消耗的脉冲数为1，“→”右边的脉冲a表示传递给临近神经计算单元的脉冲数为1；a^*/a→a的含义为：神经计算单元中无论积累多少个脉冲，神经计算单元都将激发，每次消耗1个脉冲，向外发送1个脉冲，直至所包含的脉冲数目变为0；

逻辑或门中，第一神经计算单元in₁接收第一输入信号，第二神经计算单元in₂接收第二输入信号；第一神经计算单元in₁使用a^*/a→a激发方式，通过突触分别向第三神经计算单元1、第四神经计算单元2和第六神经计算单元4发送脉冲；第二神经计算单元in₂使用a^*/a→a激发方式，通过突触分别向第三神经计算单元1、第五神经计算单元3和第七神经计算单元5发送脉冲；所述第三神经计算单元1、第四神经计算单元2、第五神经计算单元3使用a^*/a→a激发方式，分别通过突触向第八神经计算单元6发送脉冲；所述第六神经计算单元4、第七神经计算单元5使用a^*/a→a激发方式，分别通过突触向第九神经计算单元7发送脉冲；所述第八神经计算单元6、第九神经计算单元7使用a^*/a→a激发方式，通过突触向第十神经计算单元out发送脉冲；

第一信息过滤单元ast₁分别与第三神经计算单元1、第四神经计算单元2、第五神经计算单元3到第八神经计算单元6的三条突触连接，将突触上正在传递的脉冲数目与其预设的阈值t＝3进行比较；

第二信息过滤单元ast₂分别与第六神经计算单元4、第七神经计算单元5到第九神经计算单元7的两条突触连接，将突触上正在传递的脉冲数目与其预设的阈值t＝2进行比较；

第三信息过滤单元ast₃分别与第八神经计算单元6、第九神经计算单元7到第十神经计算单元out的两条突触连接，将突触上正在传递的脉冲数目与其预设的阈值t＝2进行比较；

情况1：如果正在传递的脉冲数目大于等于信息过滤单元的阈值，那么这些脉冲将被信息过滤单元进行过滤移除，此时脉冲无法通过突触到达目标神经计算单元；

情况2：如果正在传递的脉冲数目小于信息过滤单元的阈值，那么这些脉冲将顺利通过突触到达目标神经计算单元。

本发明的有益效果是：

(1)将构造逻辑或门使用的神经计算单元种类降至最少的1种，这有助于利用统一的神经计算单元实现神经电路；

(2)利用神经元的级联，实现信息的传递和并行处理，最终实现执行逻辑计算的功能，具有分布式并行的计算特性，可以为神经电路的实现提供可行的计算模型。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的神经计算单元的示意图；

图2a和图2b为本发明的信息过滤单元的示意图；

图3为本发明的逻辑或门的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提出了一种基于脉冲神经膜系统和匀质神经细胞的逻辑或门设计方法，基于脉冲累加信息编码方式，使用统一神经计算单元(也称为匀质神经计算单元)，辅以2类信息过滤单元，通过神经计算单元和信息过滤单元的级联实现了逻辑或门的计算过程。

如图1所示，统一神经计算单元的激发表达式表示为a^*/a→a，其中以字母a表示脉冲，脉冲的累加表示为字母a的多重集(如k个脉冲的累加表示为a^k)。上述激发表达式中，a^*表示为任意数目的累加脉冲；a→a的含义为：“→”左边的脉冲a表示消耗的脉冲数为1，“→”右边的脉冲a表示传递给临近神经元的脉冲数为1；a^*/a→a的含义为：神经计算单元中无论积累多少个脉冲，神经元都将激发，每次消耗1个脉冲，向外发送1个脉冲，直至所包含的脉冲数目变为0。

如图2a和图2b所示，信息过滤单元与多条突触连接，突触是连接神经计算单元和脉冲传递的通道。某一时刻，该神经过滤单元连接的突触上正在传递的脉冲数目与其预设的阈值进行比较：

情况1：如果正在传递的脉冲数目大于等于信息过滤单元的阈值，那么这些脉冲将被信息过滤单元进行过滤移除，此时脉冲无法通过突触到达目标神经计算单元；

情况2：如果正在传递的脉冲数目小于信息过滤单元的阈值，那么这些脉冲将顺利通过突触到达目标神经计算单元；

本发明采取脉冲累加的方式对信息进行编码。若读取数字为1，则神经计算单元输入2个脉冲a²；若读取数字为0，则神经计算单元输入1个脉冲a。基于脉冲神经膜系统构建的逻辑或门的计算结果编码为脉冲形式：若计算结果为1，则系统终值计算时发送出2个脉冲；若计算结果为0，则系统终值计算时发送出1个脉冲。

本发明基于脉冲神经膜系统和匀质神经细胞的逻辑或门如图3所示，第一神经计算单元in₁接收第一输入信号，第二神经计算单元in₂接收第二输入信号；第一神经计算单元in₁使用a^*/a→a激发方式，通过突触分别向第三神经计算单元1、第四神经计算单元2和第六神经计算单元4发送脉冲；第二神经计算单元in₂使用a^*/a→a激发方式，通过突触分别向第三神经计算单元1、第五神经计算单元3和第七神经计算单元5发送脉冲；所述第三神经计算单元1、第四神经计算单元2、第五神经计算单元3使用a^*/a→a激发方式，分别通过突触向第八神经计算单元6发送脉冲；所述第六神经计算单元4、第七神经计算单元5使用a^*/a→a激发方式，分别通过突触向第九神经计算单元7发送脉冲；所述第八神经计算单元6、第九神经计算单元7使用a^*/a→a激发方式，通过突触向第十神经计算单元out发送脉冲。

第一信息过滤单元ast₁分别与第三神经计算单元1、第四神经计算单元2、第五神经计算单元3到第八神经计算单元6的三条突触连接，将突触上正在传递的脉冲数目与其预设的阈值t＝3进行比较；

第二信息过滤单元ast₂分别与第六神经计算单元4、第七神经计算单元5到第九神经计算单元7的两条突触连接，将突触上正在传递的脉冲数目与其预设的阈值t＝2进行比较；

第三信息过滤单元ast₃分别与第八神经计算单元6、第九神经计算单元7到第十神经计算单元out的两条突触连接，将突触上正在传递的脉冲数目与其预设的阈值t＝2进行比较。

下面给出本发明逻辑或门计算过程的一个具体实施例，以第一输入信号为x₁＝0和第二输入信号x₂＝0为例：

以输入为x₁＝0和x₂＝0为例，则第一神经计算单元in₁和第二神经计算单元in₂分别收到1个脉冲。第一神经计算单元in₁和第二神经计算单元in₂使用a^*/a→a激发，向第三神经计算单元1发送2个脉冲。第一神经计算单元in₁向第四神经计算单元2和第六神经计算单元4发送1个脉冲。第二神经计算单元in₂向第五神经计算单元3和向第七神经计算单元5发送1个脉冲。第三神经计算单元1包含2个脉冲，通过使用a^*/a→a激发(消耗1个，剩余1个)，向第八神经计算单元6发送1个脉冲；第四神经计算单元2和第五神经计算单元3分别使用a^*/a→a激发向第八神经计算单元6发送2个脉冲。由于第一信息过滤单元ast₁的阈值为t＝3，而且延突触传递的脉冲数目为3恰好等于第一信息过滤单元ast₁的阈值，所以这3个脉冲会被信息过滤单元ast₁过滤掉，无法到达第八神经计算单元6。第六神经计算单元4和第七神经计算单元5分别向第九神经计算单元7发送1个脉冲。由于第二信息过滤单元ast₂的阈值为t＝2，而且延突触传递的脉冲数目为2恰好等于第二信息过滤单元ast₂的阈值，所以这2个脉冲会被信息过滤单元ast₂过滤掉，无法到达第九神经计算单元7。第三神经计算单元1剩余1个脉冲，它将通过激发方式使用a^*/a→a激发方式，向第八神经计算单元6发送1个脉冲。由于第一信息过滤单元ast₁的阈值为t＝3，所以这个脉冲可以顺利到达第八神经计算单元6。随后，第八神经计算单元6通过使用a^*/a→a激发方式，向第十神经计算单元out发送1个脉冲。由于，第三信息过滤单元ast₃的阈值为2，而且满足1＜2，所以这个脉冲可以顺利到达第十神经计算单元out。第十神经计算单元out通过使用a^*/a→a激发方式，向环境发送1个脉冲，表示系统的结果为0。根据上述的编码方式，这表示输入为x₁＝0和x₂＝0，计算结果为0。

类似的，当输入为x₁＝0，x₂＝1和x₁＝1，x₂＝0以及x₁＝1，x₂＝1时，系统向外发送2个脉冲，表示计算结果为1。

本发明基于脉冲神经膜系统和匀质神经细胞的逻辑或门设计方法，将构造逻辑或门使用的神经计算单元种类降至最少的1种，这有助于利用统一的神经计算单元实现神经电路；利用神经元的级联，实现信息的传递和并行处理，最终实现执行逻辑计算的功能，具有分布式并行的计算特性，可以为神经电路的实现提供可行的计算模型。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。