一种USBType‑C接口电路的制作方法

本发明实施例涉及USB接口技术领域，特别是涉及一种USB Type-C接口电路。

背景技术：

随着USB Type-C接口的普及，起来越多的设备需要支持USB Type-C协议。根据Type-C标准协议的规定，Type-C接口具有正反共24个接口，其中正面12个，反面12个。图1是Type-C标准协议下USB Type-C插座的各个管脚定义的示意图。如图1所示，USB Type-C插座包括第一信号端CC1和第二信号端CC2。

根据Type-C协议，支持Type-C协议设备的工作模式通常可以分为三种，第一种为UFP模式(Upstream Facing Port，上行端口)，即为从机，从机从主机取电。第二种为DFP模式(Downstream Facing Port，下行端口)，即为主机，主机向从机提供电源。第三种为DRP模式(Dual RolePort，双向端口)。DRP模式可以工作在DFP模式也可以工作在UFP模式。当DRP设备连接到UFP设备，DRP设备就转化为DFP设备，当DRP设备连接到DFP设备，DRP设备就转化为UFP设备。当两个DRP设备连接在一起时，当任意一方工作在DFP模式时，另一方就转化为UFP设备。当任意一方工作在UFP模式时，另一方就转化为DFP设备。

图2是Type-C标准协议下DFP设备和UFP设备通信的原理示意图。如图2所示，对于DFP设备而言，在第一信号端CC1和第二信号端CC2上有上位电阻Rp连接直流电压源，或者连接上拉电流源，图2示出的是直流电压源。对于UFP设备而言，在第一信号端CC1和第二信号端CC2上有下拉电阻Rd。当未连接时，对于DFP设备而言，CC1和CC2均被内部拉高至高电平，对于UFP设备而言，CC1和CC2均被内部拉低至低电平。当DFP设备和UFP设备相连时，对于DFP设备而言，CC1或CC2会检测到电平被拉低，此时说明设备已经连接，设备根据CC1或CC2的电平拉低情况，以此判断插入设备的方向。对于UFP设备而言，CC1或CC2引脚会检测到电平被拉高，设备根据CC1或CC2的电平拉高情况，以此判断插入设备的方向。例如当DFP设备的CC1连到UFP设备的CC2时，此时DFP设备的CC1的电平被拉低，UPF设备的CC2的电平被拉高，对DFP设备而言，此时插入的设备连接在正面，对于UFP设备而言，此时插入的设备连接在反面。对于DRP设备而言，它在DFP和UFP模式之间周期性切换，当连接到DFP设备时，会自动切以UFP模式握手成功。当遇到UFP设备时，会自动以DFP模式握手成功。切换完成之后的通信过程和上面所述的DFP和UFP的通信过程一致。

发明人在实现本发明的过程中，发现相关技术存在以下问题：相关技术只能识别UPF设备，DFP设备，DRP设备中的一种，并且未能识别插入设备的方向，因此未能完全满足Type-C协议的需求。

技术实现要素：

本发明实施例主要解决的技术问题是提供一种USB Type-C接口电路，其解决现有技术存在着不能识别外接设备以及外接设备的插入方向的技术问题。

为解决上述技术问题，本发明提供以下技术方案：

在第一方面，本发明实施例提供一种USB Type-C接口电路，用于检测外接设备，包括第一信号端和第二信号端，所述USB Type-C接口电路包括：控制器，用于输出时序脉冲信号；第一电流源电路，其和所述控制器连接，用于根据所述时序脉冲信号，在和所述第一信号端连接的第一节点输出第一节点电压；第二电流源电路，其和所述控制器连接，用于根据所述时序脉冲信号，在和所述第二信号端连接的第二节点输出第二节点电压；逻辑电路，其分别和所述第一节点、所述第二节点以及所述控制器连接，用于根据所述时序脉冲信号、所述第一节点电压以及所述第二节点电压，输出逻辑控制信号；比较模块，其输入端和所述逻辑电路连接，输出端和所述控制器连接，用于根据所述逻辑控制信号，接入所述第一节点电压或者所述第二节点电压。

可选地，当所述第一信号端和所述第二信号端均未接入外接设备时，所述第一节点电压的时序和所述第二节点电压的时序均和所述时序脉冲信号相同；或者，当所述第一信号端接入UFP设备或DRP设备，并且所述时序脉冲信号为高电平时，所述第一节点电压由高电平跳变成低电平，所述第二节点电压保持高电平；或者，当所述第一信号端接入DFP设备或DRP设备，并且所述时序脉冲信号为低电平时，所述第一节点电压由低电平跳变成高电平，所述第二节点电压保持低电平；或者，当所述第二信号端接入UFP设备或DRP设备，并且所述时序脉冲信号为高电平时，所述第二节点电压由高电平跳变成低电平，所述第一节点电压保持高电平；或者，当所述第二信号端接入DFP设备或DRP设备，并且所述时序脉冲信号为低电平时，所述第二节点电压由低电平跳变成高电平，所述第一节点电压保持低电平。

可选地，所述逻辑控制信号包括第一逻辑控制信号和第二逻辑控制信号；当所述第一信号端接入UFP设备或DRP设备，并且所述时序脉冲信号为高电平时，所述逻辑电路输出所述第一逻辑控制信号，所述比较模块根据所述第一逻辑控制信号，接入所述第一节点电压；或者，当所述第一信号端接入DFP设备或DRP设备，并且所述时序脉冲信号为低电平时，所述逻辑电路输出所述第一逻辑控制信号，所述比较模块根据所述第一逻辑控制信号，接入所述第一节点电压；或者，当所述第二信号端接入UFP设备或DRP设备，并且所述时序脉冲信号为高电平时，所述逻辑电路输出第二逻辑控制信号，所述比较模块根据所述第二逻辑控制信号，接入所述第二节点电压；或者，当所述第二信号端接入DFP设备或DRP设备，并且所述时序脉冲信号为低电平时，所述逻辑电路输出所述第二逻辑控制信号，所述比较模块根据所述第二逻辑控制信号，接入所述第二节点电压。

可选地，所述比较模块包括：第一单刀双掷开关，包括第一开关输入端、第二开关输入端、第一开关输出端以及第一开关控制端，所述第一开关输入端接入所述第一节点电压，所述第二开关输入端接入所述第二节点电压，所述第一开关控制端接入所述逻辑控制信号；第一比较器，其第一反相输入端和所述第一开关输出端连接，第一同相输入端接入第一Type-C标准电压，第一比较输出端向所述控制器输出第一电平；第二比较器，其第二反相输入端和所述第一开关输出端连接，第二同相输入端接入第二Type-C标准电压，第二比较输出端向所述控制器输出第二电平；当所述第一电平为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持高电平；当所述第二电平为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持高电平；第三比较器，其第三同相输入端和所述第一开关输出端连接，第三反相输入端接入第三Type-C标准电压，第三比较输出端向所述控制器输出第三电平；第四比较器，其第四同相输入端和所述第一开关输出端连接，第四反相输入端接入第四Type-C标准电压，第四比较输出端向所述控制器输出第四电平；第五比较器，其第五同相输入端和所述第一开关输出端连接，第五反相输入端接入第五Type-C标准电压，第五比较输出端向所述控制器输出第五电平；当所述第三电平为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平；当所述第四电平为在维持时间的范围内持续输出的高电平，并且所述第三电平为在维持时间的范围内持续输出的低电平，则所述控制器将所述时序脉冲信号维持低电平；当所述第五电平为在维持时间的范围内持续输出的高电平，并且所述第四电平为在维持时间的范围内持续输出的低电平，则所述控制器将所述时序脉冲信号维持低电平。

可选地，所述比较模块包括：第一单刀双掷开关，包括第一开关输入端、第二开关输入端、第一开关输出端以及第一控制端，所述第一开关输入端接入所述第一节点电压，所述第二开关输入端接入所述第二节点电压，所述第一开关控制端接入所述逻辑控制信号；第一比较器，其第一同相输入端和所述第一开关输出端连接，第一反相输入端接入第一Type-C标准电压，所述第一比较器根据所述第一Type-C标准电压和所述第一节点电压或者根据所述第一Type-C标准电压和所述第二节点电压，从第一比较输出端向所述控制器输出第一电平信号；第二比较器，其第二反相输入端和所述第一开关输出端连接，第二同相输入端接入第二Type-C标准电压，所述第二比较器根据所述第二Type-C标准电压和所述第一节点电压或者根据所述第二Type-C标准电压和所述第二节点电压，从第二比较输出端向所述控制器输出第二电平信号；当外接设备是DFP设备或DRP设备，所述第一Type-C标准电压为1.23V，所述第二Type-C标准电压为0.66V时，所述第一电平信号为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平，或者，所述第二电平信号在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平；或者，当外接设备是DFP设备或DRP设备，所述第一Type-C标准电压为0.66V，所述第二Type-C标准电压为0.2V时，所述第一电平信号为在维持时间内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平，或者，所述第一电平信号为在维持时间的范围内持续输出的低电平，并且所述第二电平信号为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平；或者，当外接设备是UFP设备或DRP设备，所述第一Type-C标准电压为1.6V，所述第二Type-C标准电压为2.6V时，所述第一电平信号为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持高电平，或者，所述第一电平信号为在维持时间的范围内持续输出的低电平，所述第二电平信号为在维持时间内持续输出高电平,则所述控制器将所述时序脉冲信号维持高电平。

在第二方面，本发明实施例提供一种USB Type-C接口电路，用于检测外接设备，包括第一信号端和第二信号端，所述USB Type-C接口电路包括：控制器，用于输出时序脉冲信号；第一电流源电路，其和所述控制器连接，用于根据所述时序脉冲信号，在和所述第一信号端连接的第一节点输出第一节点电压；第二电流源电路，其和所述控制器连接，用于根据所述时序脉冲信号，在和所述第二信号端连接的第二节点输出第二节点电压；逻辑电路，其分别和所述第一节点、所述第二节点以及所述控制器连接，用于根据所述第一节点电压和所述第二节点电压，输出第一电平信号，所述控制器根据所述第一电平信号，输出第二电平信号；比较模块，其输入端和所述逻辑电路连接，输出端和所述控制器连接，用于根据所述第二电平信号，接入所述第一节点电压或者所述第二节点电压。

可选地，当所述第一信号端和所述第二信号端均未接入外接设备时，所述第一节点电压的时序和所述第二节点电压的时序均和所述时序脉冲信号相同；或者，当所述第一信号端接入UFP设备或DRP设备，并且所述时序脉冲信号为高电平时，所述第一节点电压由高电平跳变成低电平，所述第二节点电压保持高电平；或者，当所述第一信号端接入DFP设备或DRP设备，并且所述时序脉冲信号为低电平时，所述第一节点电压由低电平跳变成高电平，所述第二节点电压保持低电平；或者，当所述第二信号端接入UFP设备或DRP设备，并且所述时序脉冲信号为高电平时，所述第二节点电压由高电平跳变成低电平，所述第一节点电压保持高电平；或者，当所述第二信号端接入DFP设备或DRP设备，并且所述时序脉冲信号为低电平时，所述第二节点电压由低电平跳变成高电平，所述第一节点电压保持低电平。

可选地，当所述第一信号端接入UFP设备或DRP设备，并且所述时序脉冲信号为高电平时，所述逻辑电路输出的第一电平信号为低电平信号，以使所述控制器输出的第二电平信号为高电平，并且将所述比较模块接入第一节点电压；或者，当所述第一信号端接入DFP设备或DRP设备，并且所述时序脉冲信号为低电平时，所述逻辑电路输出的第一电平信号为高电平信号，以使所述控制器输出的第二电平信号为高电平，并且将所述比较模块接入第一节点电压；或者，当所述第二信号端接入UFP设备或DRP设备，并且所述时序脉冲信号为高电平时，所述逻辑电路输出的第一电平信号为高电平信号，以使所述控制器输出的第二电平信号为低电平，并且将所述比较模块接入第二节点电压；或者，当所述第二信号端接入DFP设备或DRP设备，并且所述时序脉冲信号为低电平时，所述逻辑电路输出的第一电平信号为低电平信号，以使所述控制器输出的第二电平信号为低电平，并且将所述比较模块接入第二节点电压。

可选地，所述比较模块包括：第一单刀双掷开关，包括第一开关输入端、第二开关输入端、第一开关输出端以及第一开关控制端，所述第一开关输入端接入所述第一节点电压，所述第二开关输入端接入所述第二节点电压，所述第一开关控制端接入所述第二电平信号；第一比较器，其第一反相输入端和所述第一开关输出端连接，第一同相输入端接入第一Type-C标准电压，第一比较输出端向所述控制器输出第三电平；第二比较器，其第二反相输入端和所述第一开关输出端连接，第二同相输入端接入第二Type-C标准电压，第二比较输出端向所述控制器输出第四电平；当所述第三电平为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持高电平；当所述第四电平为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持高电平；第三比较器，其第三同相输入端和所述第一开关输出端连接，第三反相输入端接入第三Type-C标准电压，第三比较输出端向所述控制器输出第五电平；第四比较器，其第四同相输入端和所述第一开关输出端连接，第四反相输入端接入第四Type-C标准电压，第四比较输出端向所述控制器输出第六电平；第五比较器，其第五同相输入端和所述第一开关输出端连接，第五反相输入端接入第五Type-C标准电压，第五比较输出端向所述控制器输出第七电平；当所述第五电平为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平；当所述第六电平为在维持时间的范围内持续输出的高电平，并且所述第五电平为在维持时间的范围内持续输出的低电平，则所述控制器将所述时序脉冲信号维持低电平；当所述第七电平为在维持时间的范围内持续输出的高电平，并且所述第六电平为在维持时间的范围内持续输出的低电平，则所述控制器将所述时序脉冲信号维持低电平。

可选地，所述比较模块包括：第一单刀双掷开关，包括第一开关输入端、第二开关输入端、第一开关输出端以及第一开关控制端，所述第一开关输入端接入所述第一节点电压，所述第二开关输入端接入所述第二节点电压，所述第一开关控制端接入所述第二电平信号；第一比较器，其第一同相输入端和所述第一开关输出端连接，第一反相输入端接入第一Type-C标准电压，所述第一比较器根据所述第一Type-C标准电压和所述第一节点电压或者根据所述第一Type-C标准电压和所述第二节点电压，从第一比较输出端向所述控制器输出第三电平信号；第二比较器，其第二反相输入端和所述第一开关输出端连接，第二同相输入端接入第二Type-C标准电压，所述第二比较器根据所述第二Type-C标准电压和所述第一节点电压或者根据所述第二Type-C标准电压和所述第二节点电压，从第二比较输出端向所述控制器输出第四电平信号；当外接设备是DFP设备或DRP设备，所述第一Type-C标准电压为1.23V，所述第二Type-C标准电压为0.66V时，所述第三电平信号为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平，或者，所述第三电平信号为在维持时间的范围内输出的低电平而所述第四电平信号为在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平；或者，当外接设备是DFP设备或DRP设备，所述第一Type-C标准电压为0.66V，所述第二Type-C标准电压为0.2V时，所述第三电平信号为在维持时间内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平，或者，所述第三电平信号为在维持时间的范围内持续输出的低电平，并且所述第四电平信号在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持低电平；或者，当外接设备是UFP设备或DRP设备，所述第一Type-C标准电压为1.6V，所述第二Type-C标准电压为2.6V时，所述第三电平信号在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持高电平，或者，所述第三电平信号为在维持时间的范围内持续输出的低电平，所述第四电平信号为在维持时间内持续输出高电平,则所述控制器将所述时序脉冲信号维持高电平。

在本发明各个实施例中，当外接设备为UFP设备或DFP设备或DRP设备，并且接入第一信号端时，第一电流源电路在第一节点输出第一节点电压，逻辑电路根据时序脉冲信号、第一节点电压以及第二节点电压，输出逻辑控制信号，比较模块根据该逻辑控制信号接入第一节点电压，比较模块从输出端向控制器输出电平信号；当外接设备为UFP设备或DFP设备或DRP设备，并且接入第二信号端时，第二电流源电路在第二节点输出第二节点电压，逻辑电路根据时序脉冲信号、第一节点电压以及第二节点电压，输出逻辑控制信号，比较模块根据该逻辑控制信号接入第二节点电压，比较模块从输出端向控制器输出电平信号。在该过程中，一方面，该USB Type-C接口电路能够根据外接设备的类型，和外接设备成功握手，即识别出UFP设备或DFP设备或DRP设备，另一方面，外接设备能够随意变换地连接第一信号端或者第二信号端，该USB Type-C接口电路能够及时响应于该变换，因此，该USB Type-C接口电路识别出外接设备的插入方向。

附图说明

图1是Type-C标准协议下USB Type-C插座的各个管脚定义的示意图；

图2是Type-C标准协议下DFP设备和UFP设备通信的原理示意图；

图3是本发明实施例提供的一种USB Type-C接口电路的原理框图；

图4是本发明实施例提供的一种USB Type-C接口电路的结构示意图；

图4a是图4所示的USB Type-C接口电路插入UPF设备的时序图；

图4b是图4所示的USB Type-C接口电路插入DPF设备的时序图；

图5是本发明另一实施例提供的一种USB Type-C接口电路的结构示意图；

图6是本发明另一实施例提供的一种USB Type-C接口电路的原理框图；

图7是本发明另一实施例提供的一种USB Type-C接口电路的结构示意图；

图8是本发明另一实施例提供的一种USB Type-C接口电路的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

图3是本发明实施例提供的一种USB Type-C接口电路的原理框图。如图3所示，第一电流源电路301分别与第一信号端CC1和控制器302连接。控制器302输出时序脉冲信号SW，其中，该时序脉冲信号SW为Type-C协议规定的典型周期，具体的，该时序脉冲信号SW为75毫秒的方波。第二电流源电路303分别与第二信号端CC2和控制器302连接。第一电流源电路301和第二电流源电路303同时接收控制器302发送的时序脉冲信号SW，并且第一电流源电路301根据该时序脉冲信号SW，在和第一信号端CC1连接的第一节点10A输出第一节点电压，第二电流源电路303根据时序脉冲信号SW，在和第二信号端CC2连接的第二节点10B输出第二节点电压。

在本实施例中，当第一信号端CC1和第二信号端CC2均未接入外接设备时，第一节点电压的时序和第二节点电压的时序均和时序脉冲信号SW相同，即第一电流源电路301在未连接外接设备时，在第一节点10A输出的第一节点电压和时序脉冲信号的时序相同，本技术领域人员应当明白，无论设计者根据Type-C协议设计何种第一电流源电路301，只要其在未接外接设备时，输出的电压是和时序脉冲信号相同的，任何替换后的第一电流源电路301应当落入本发明的保护范围之内。

在本实施例中，第二电流源电路303和第一电流源电路301为对称电路，其结构和工作原理同第一电流源电路301所述，在此不必赘述。

在一些实施例中，图4是本发明实施例提供的一种USB Type-C接口电路的结构示意图。如图4所示，第一电流源电路301包括第一电流源I 1、第二单刀双掷开关S2以及第一下拉电阻R1，第二单刀双掷开关S2包括第三开关输入端S21、第四开关输入端S22、第二开关输出端S23以及第二开关控制端S24，第三开关输入端S21连接第一电流源I1，第四开关输入端S22连接第一下拉电阻R1，第二开关输出端S23连接第一信号端CC1，第二开关控制端S24和控制器302连接。当第一信号端CC1未接外接设备时，定义第二开关控制端S24接入高电平的时序脉冲信号SW时，接通第一电流源I1，接入低电平的时序脉冲信号SW时，接通第一下拉电阻R1。当然，此处设计者根据作业需求自行定义第二开关控制端S24接入时序脉冲信号SW的含义。显然，由于第一信号端CC1未接入外接设备，因此第一节点电压的时序和时序脉冲信号SW相同，例如，当时序脉冲信号SW为高电平时，第一节点电压为高电平，时序脉冲信号SW为低电平时，第一节点电压为低电平。此处，第一节点10A可以等同第二开关输出端S23，或者还可以等同第一信号端CC1。在设计第一电流源电路301中，设计者还可以对本实施例所示的第一电流源电路301进行变换。在一些实施例中，第一电流源电路301根据所配置的电流源，结合Type-C协议，可以输出不同电压值的第一节点电压，比如，当第一电流源电路301所配置的电流源是330uA，则第一节点电压是1.68V。当第一电流源电路301所配置的电流源是180uA，则第一节点电压是0.918V，当第一电流源电路301所配置的电流源是80uA，则第一节点电压是0.408V。其中，此处的电流源是根据Type-C协议来设计，并且，设计者可以根据Type-C协议，设计多种变换的第一电流源电路301，以实现根据时序脉冲信号SW输出不同电压值的第一节点电压的目的。

如图4所示，第二电流源电路303包括第二电流源I2、第三单刀双掷开关S3以及第二下拉电阻R2，第三单刀双掷开关S3包括第五开关输入端S31、第六开关输入端S32、第二开关输出端S33以及第三开关控制端S34，第五开关输入端S31连接第二电流源I2，第六开关输入端S32连接第二下拉电阻R2，第二开关输出端S33连接第二信号端CC2，第三开关控制端S34和控制器302连接。当第二信号端CC2未接外接设备时，定义第三开关控制端S34接入高电平的时序脉冲信号SW时，接通第二电流源I2，接入低电平的时序脉冲信号SW时，接通第二下拉电阻R2。

在本实施例中，当第一信号端CC1接入UFP设备或DRP设备，并且时序脉冲信号SW为高电平时，请结合图2，由于UFP设备或者DRP设备的下拉电阻Rd1的作用，将第一信号端CC1的第一节点电压拉低，因此，第一节点电压由高电平跳变成低电平，由于第二信号端CC2未接入外接设备，因此，第二节点电压保持高电平。此处，当第一信号端CC1接入UFP设备或DRP设备，并且时序脉冲信号SW为低电平时，USB Type-C接口不会和外接设备连接成功。

在一些实施例中，请再参考图2和图4，当第一信号端CC1接入UFP设备或DRP设备，并且时序脉冲信号SW为高电平时，第二单刀双掷开关S2接通第一电流源I1，由于UFP设备或者DRP设备的下拉电阻Rd1的作用，将第一信号端CC1的第一节点电压拉低，因此，第一节点电压由高电平跳变成低电平。由于第二信号端CC2未接入外接设备，并且第三单刀双掷开关S3接通第二电流源I2，因此，第二节点电压保持高电平。

在本实施例中，当第一信号端CC1接入DFP设备或DRP设备，并且时序脉冲信号SW为低电平时，请再结合图2，由于DFU设备或者DRP设备的电压源或者电流源的作用，相对地，其可以抬升第一节点10A的电压，因此第一节点电压由低电平跳变成高电平。由于第二信号端CC2未接入外接设备，因此，第二节点电压保持低电平。此处，当第一信号端CC1接入DFP设备或DRP设备，并且时序脉冲信号SW为高电平时，USB Type-C接口不会和外接设备连接成功。当然，本实施例只是给出关于时序脉冲信号和USB Type-C接口连接外接设备时的一种联系，设计者可以根据作业需求，结合本发明所训导的内容，自行定义各种实现方式，在此并不局限于本实施例。

在一些实施例，请再参考图2和图4，当第一信号端CC1接入DFP设备或DRP设备，并且时序脉冲信号SW为低电平时，第二单刀双掷开关S2接通第一电流源I1，由于DFP设备或者DRP设备的电压源或者电流源的作用，将第一信号端CC1的第一节点电压抬升，因此，第一节点电压由低电平跳变成高电平。由于第二信号端CC2未接入外接设备，并且第三单刀双掷开关S3接通第二下拉电阻R2，因此，第二节点电压保持低电平。

在本实施例中，基于同上述的理由，当第二信号端CC2接入UFP设备或DRP设备，并且时序脉冲信号SW为高电平时，第二节点电压由高电平跳变成低电平，第一节点电压保持高电平。当第二信号端CC2接入DFP设备或DRP设备，并且时序脉冲信号SW为低电平时，第二节点电压由低电平跳变成高电平，第一节点电压保持低电平。

在本实施例中，逻辑电路304分别和第一节点10A、第二节点10B以及控制器302连接，根据时序脉冲信号SW、第一节点电压以及第二节点电压，输出逻辑控制信号。USB Type-C接口电路连接外接设备时，该逻辑电路304能够将时序脉冲信号SW、第一节点电压以及第二节点电压进行逻辑运算，最终得到逻辑控制信号，其中，该逻辑控制信号用于控制比较模块305，使比较模块305能够接入第一节点电压或者第二节点电压，其中，比较模块305的输入端和逻辑电路304连接，输出端和控制器302连接。在该过程中，一方面，该USB Type-C接口电路能够根据外接设备的类型，和外接设备成功握手，即识别出UFP设备或DFP设备或DRP设备，另一方面，外接设备能够随意变换地连接第一信号端或者第二信号端，该USB Type-C接口电路能够及时响应于该变换，因此，该USB Type-C接口电路识别出外接设备的插入方向。

在一些实施例中，该逻辑控制信号包括第一逻辑控制信号和第二逻辑控制信号。当第一信号端CC1接入UFP设备或DRP设备，并且时序脉冲信号SW为高电平时，逻辑电路输出第一逻辑控制信号，比较模块根据第一逻辑控制信号，接入第一节点电压。

当第一信号端CC1接入DFP设备或DRP设备，并且时序脉冲信号SW为低电平时，逻辑电路输出第一逻辑控制信号，比较模块根据第一逻辑控制信号，接入第一节点电压。

因此，外接设备接入第一信号端CC1时，第一电流源电路301在第一节点10A输出第一节点电压，无论该外接设备是何种类型，逻辑电路304产生的第一逻辑控制信号都保证该第一节点电压接入比较模块305，并且由比较模块305根据接入的第一节点电压产生一定输出给控制器302。

同理可得，当第二信号端CC2接入UFP设备或DRP设备，并且时序脉冲信号SW为高电平时，逻辑电路304输出第二逻辑控制信号，比较模块305根据第二逻辑控制信号，接入第二节点电压。

当第二信号端接入DFP设备或DRP设备，并且时序脉冲信号SW为低电平时，逻辑电路304输出第二逻辑控制信号，比较模块305根据第二逻辑控制信号，接入第二节点电压。

因此，外接设备接入第二信号端CC2时，第二电流源电路303在第二节点10B输出第二节点电压，无论该外接设备是何种类型，逻辑电路304产生的第二逻辑控制信号都保证该第二节点电压接入比较模块305，并且由比较模块305根据接入的第二节点电压产生一定输出给控制器302。

在本实施例中，逻辑电路304可以有多个逻辑器件组成，例如，与或门逻辑器件、非门器件以及等等器件组成，逻辑电路304还可以是逻辑芯片以及其它具有逻辑运算的电路，无论采用何种逻辑器件组成的逻辑电路，或者逻辑芯片以及等等，根据本实施例所训导的内容，只要输出的逻辑控制信号能够实现本发明目的即可。

请再参考图4，逻辑电路304包括第六比较器3041和异或门电路3042，第六比较器3041的第六反相输入端接入第二节点10B，第六同相输入端接入第一节点10A，第六比较输出端OUT6接入异或门电路3042的第一异或输入端，第二异或输入端接入时序脉冲信号SW，异或输出端DIR和比较模块305连接。

当第一信号端CC1接入UFP设备或者DRP设备，时序脉冲信号SW为高电平时，此时，第一节点电压低于第二节点电压，因此，第六比较输出端OUT6的输出电平为低电平，异或输出端DIR的输出电平为高电平，因此比较模块305根据该高电平的逻辑控制信号，接入第一节点电压。

当第一信号端CC1接入DFP设备或者DRP设备，时序脉冲信号SW为低电平时，同理可得，第六比较输出端OUT6的输出电平为高电平，异或输出端DIR的输出电平为高电平，因此比较模块305根据该高电平的逻辑控制信号，接入第一节点电压。

当第二信号端CC2接入UFP设备或者DRP设备，时序脉冲信号SW为高电平时，此时，第二节点电压低于第一节点电压，因此，第六比较输出端OUT6的输出电平为高电平，异或输出端DIR的输出电平为低电平，因此比较模块305根据该低电平的逻辑控制信号，接入第二节点电压。

当第二信号端CC2接入DFP设备或者DRP设备，时序脉冲信号SW为低电平时，同理可得，第六比较输出端OUT6的输出电平为低电平，异或输出端DIR的输出电平为低电平，因此比较模块305根据该低电平的逻辑控制信号，接入第二节点电压。

请再参考图4，比较模块305包括第一单刀双掷开关S1、第一比较器U1、第二比较器U2、第三比较器U3、第四比较器U4以及第五比较器U5。第一单刀双掷开关S1包括第一开关输入端S11、第二开关输入端S12、第一开关输出端S13以及第一开关控制端S14，第一开关输入端S11接入第一节点电压，第二开关输入端S12接入第二节点电压，第一开关控制端S14接入逻辑控制信号。

第一比较器U1的第一反相输入端和第一开关输出端S13连接，第一同相输入端接入第一Type-C标准电压V1，第一比较输出端向控制器302输出第一电平。此处，第一Type-C标准电压V1是DFP设备3A的充电电流的电压门限，第一Type-C标准电压V1的具体值是2.6V。

第二比较器U2的第二反相输入端和第一开关输出端S13连接，第二同相输入端接入第二Type-C标准电压V2，第二比较输出端向控制器302输出第二电平。此处，第二Type-C标准电压V2是DFP设备默认的充电电流的电压门限，第二Type-C标准电压V2的具体值是1.6V。

在本实施例中，第一电流源电路301或第二电流源电路303所配置的电流源为330μA，第一信号端CC1或者第二信号端CC2接入UFP设备或者DRP设备时，此时的第一节点电压或第二节点电压为1.68V(330μA*5.1K)，其中，5.1K为第一下拉电阻或第二下拉电阻的阻值。当第一电平为在维持时间t_CCDEBOUNCE的范围内持续输出的高电平，则设备连接成功，因此，控制器302将时序脉冲信号SW维持高电平输出。

当所配置的电流源为80μA或者180μA时，当第二电平为在维持时间t_CCDEBOUNCE的范围内持续输出的高电平，则设备连接成功，控制器302将时序脉冲信号SW维持高电平输出。此处，维持时间t_CCDEBOUNCE是Type-C协议规定的设备之间成功连接的时间门限，维持时间t_CCDEBOUNCE一般为150ms。

控制器302通过分析第一比较器U1输出的电平而知悉可以输出多少电流，因此，本实施例提供的USB Type-C接口电路具有识别出相应的广播电流能力。

第三比较器U3的第三同相输入端和第一开关输出端连接，第三反相输入端接入第三Type-C标准电压V3，第三比较输出端向控制器302输出第三电平。此处，第三Type-C标准电压V3是UFP设备检测到3A充电电流的电压门限，第三Type-C标准电压V3的具体值是1.23V。

第四比较器U4的第四同相输入端和第一开关输出端连接，第四反相输入端接入第四Type-C标准电压V4，第四比较输出端向所述控制器输出第四电平。此处，第四Type-C标准电压V4是UFP设备检测到1.5A充电电流的电压门限，第四Type-C标准电压V4的具体值是0.66V。

第五比较器U5的第五同相输入端和第一开关输出端连接，第五反相输入端接入第五Type-C标准电压V5，第五比较输出端向控制器输出第五电平。此处，第五Type-C标准电压V5是UFP设备检测到0.5A充电电流的电压门限，第五Type-C标准电压V5的具体值是0.2V。

在本实施例中，第一信号端CC1或者第二信号端CC2接入DFP设备或者DRP设备，并且DFP设备或者DRP设备的电流源配置为330μA时，此时的第一节点电压或第二节点电压为1.68V(330μA*5.1K)，其中，5.1K为DFP设备或者DRP设备根据Type-C协议所配置的电阻。当第三电平为在维持时间t_CCDEBOUNCE的范围内持续输出的高电平，则设备连接成功，DFP设备或者DRP设备可以输出的电流为3A，控制器302将时序脉冲信号SW维持低电平。

当DFP设备或者DRP设备的电流源配置为180μA时，第四电平为在维持时间t_CCDEBOUNCE的范围内持续输出的高电平，并且第三电平为在维持时间t_CCDEBOUNCE的范围内持续输出的低电平，则设备连接成功，DFP设备或者DRP设备可以输出的电流为1.5A，控制器302将时序脉冲信号SW维持低电平。

当DFP设备或者DRP设备的电流源配置为80μA时，第五电平为在维持时间t_CCDEBOUNCE的范围内持续输出的高电平，并且第四电平为在维持时间t_CCDEBOUNCE的范围内持续输出的低电平，则设备连接成功，DFP设备或者DRP设备可以输出的电流为0.5A，控制器302将时序脉冲信号SW维持低电平。

控制器302通过分析第三比较器U3或第四比较器U4或第五比较器U5输出的电平而知悉可以从DFP设备或者DRP设备获取到多大电流，因此，本实施例提供的USB Type-C接口电路具有识别出相应的广播电流能力。

下面以第一信号端CC1接入UPF设备为例子，详细介绍本实施例USB Type-C接口电路的工作原理。

图4a是图4所示的USB Type-C接口电路插入UPF设备的时序图。请结合图4和图4a，在t1之前，USB Type-C接口电路的第一信号端CC1尚未接入UPF设备，由于第一信号端CC1和第二信号端CC2的时序和时序脉冲信号SW一直，因此，当SW为高电平时，CC1和CC2均为高电平，当SW为低电平时，CC1和CC2均为低电平。假如CC1的电平高于CC2的电平，在t1之前，OUT6的信号为高电平(假如CC1的电平低于CC2的电平，那么在t1之前，OUT6的信号为低电平)。DIR信号为OUT6信号与SW的异或门输出，因此，在t1之前，DIR的信号与SW的信号逻辑相反，当SW为高电平时，DIR为低电平，当SW信号为低电平时，DIR信号为高电平。在t1之前，当DIR为高电平时，CC信号连到CC1，由于此时CC1为低电平，因此第一比较器的输出信号OUT1和第二比较器OUT2的输出为低电平，当DIR信号为低电平时，CC信号连到CC2，此时由于CC2是高电平，因此第一比较器的输出信号OUT1和第二比较器OUT2的输出为高电平。

在t1时刻，假设在第一信号端CC1插入UPF设备，此时SW为高电平，第一电流源流过UFP设备的下拉电阻，将第一信号端CC1的电平拉低，此时由于CC线与第一信号端CC1连接，即第一节点电压接入比较模块，CC的电平被拉低，因此第一比较器的输出信号OUT1和第二比较器OUT2的输出从高电平跳到低电平，说明设备连接成功，此时SW信号电平不再发生变化，继续保持高电平。第二信号端CC2由于没有设备插入，继续保持高电平。此时CC2的电平高于CC1，因此OUT6信号变低。DIR信号为OUT6信号为SW信号的异或输出，此时跳变为高电平。

下面再以第一信号端CC1接入DPF设备为例子，详细介绍本实施例USB Type-C接口电路的工作原理。

图4b是图4所示的USB Type-C接口电路插入DPF设备的时序图。请结合图4和图4b，在t1之前，没有设备插入，CC1和CC2受SW信号的控制，时序与SW一致，当SW为高电平时，CC1和CC2都为高电平，当SW为低电平时，CC1和CC2都为低电平。假如CC1的电平高于CC2的电平，那么在t1之前，OUT6的信号为高电平(假如CC1的电平低于CC2的电平，那么在t1之前，OUT6的信号为低电平)。DIR信号为OUT6信号与SW的异或门输出，所以在t1之前，DIR的信号与SW的信号逻辑相反，当SW为高电平时，DIR为低电平，当SW信号为低电平时，DIR信号为高电平。在t1之前，当DIR为高电平时，CC信号连到CC1，由于此时CC1为低电平，所以第三比较器输出的OUT3、第四比较器输出的OUT4以及第五比较器输出的OUT5均为低电平。当DIR信号为低电平时，CC信号连到CC2，此时由于CC2是高电平，所以OUT3，OUT4，OUT5的输出均为高电平。

在t1时刻，假设在CC1端口有DFP设备插入，此时SW为低电平，CC1端口通过Rd1电阻接地，由于有DFP设备插入，因此DFP设备的电流源将会流过Rd1的电阻，将CC1端口的电平抬高，该抬高的电平与第三比较器，第四比较器和第五比较器的参考电压进行比较，当OUT3的电平为高并持续t_CCDEBOUNCE时，说明设备已经连接成功，并且识别出DFP设备的广播电流能力为3A。当OUT4的电平为高并持续t_CCDEBOUNCE时，说明设备已经连接成功，并且识别出DFP设备的广播电流能力为1.5A。当OUT5的电平为高并持续t_CCDEBOUNCE时，说明设备已经连接成功，并且识别出DFP设备的广播电流能力为0.5A。设备连接成功，此时SW信号电平不再发生变化，继续保持低电平。CC2的端口由于没有设备插入，继续维持低电平。此时CC1的电平高于CC2，所以OUT6信号为高。DIR信号为OUT6信号为SW信号的异或输出，此时跳变为高电平。

同理可得，第二信号端CC2接入UFP或DFP设备时的工作原理同上所述，在此不赘述。

在本实施例中，一方面，该USB Type-C接口电路能够根据外接设备的类型，和外接设备成功握手，即识别出UFP设备或DFP设备或DRP设备，另一方面，外接设备能够随意变换地连接第一信号端或者第二信号端，该USB Type-C接口电路能够及时响应于该变换，因此，该USB Type-C接口电路识别出外接设备的插入方向。

图5是本发明另一实施例提供的一种USB Type-C接口电路的结构示意图。如图5所示，本实施例和上述实施例的不同点在于，本实施例的比较模块50包括第一单刀双掷开关S1、第一比较器501以及第二比较器502。

第一单刀双掷开关S1包括第一开关输入端S11、第二开关输入端S12、第一开关输出端S13以及第一控制端S14，第一开关输入端S11接入第一节点电压，第二开关输入端S12接入第二节点电压，第一开关控制端S14接入逻辑控制信号。

第一比较器501的第一同相输入端和第一开关输出端S13连接，第一反相输入端接入第一Type-C标准电压V1，第一比较器501根据第一Type-C标准电压V1和第一节点电压或者根据第一Type-C标准电压V1和第二节点电压，从第一比较输出端向控制器输出第一电平信号。

第二比较器502的第二反相输入端和第一开关输出端S13连接，第二同相输入端接入第二Type-C标准电压V2，第二比较器502根据第二Type-C标准电压和第一节点电压或者根据第二Type-C标准电压和第二节点电压，从第二比较输出端向控制器输出第二电平信号。

当外接设备是DFP设备或DRP设备，第一Type-C标准电压为1.23V，第二Type-C标准电压为0.66V时，第一电平信号为在维持时间t_CCDEBOUNCE的范围内持续输出的高电平，则设备连接成功，DFP设备或者DRP设备可以输出的电流为3A，控制器将时序脉冲信号维持低电平，或者，第一电平信号为在维持时间t_CCDEBOUNCE的范围内输出低电平，第二电平信号在维持时间t_CCDEBOUNCE的范围内持续输出的高电平，则设备连接成功，DFP设备或者DRP设备可以输出的电流为1.5A，控制器将时序脉冲信号维持低电平。

当外接设备是DFP设备或DRP设备，第一Type-C标准电压为0.66V，第二Type-C标准电压为0.2V时，第一电平信号为在维持时间t_CCDEBOUNCE内持续输出的高电平，则设备连接成功，控制器将时序脉冲信号维持低电平，或者，第一电平信号为在维持时间t_CCDEBOUNCE的范围内持续输出的低电平，并且第二电平信号为在维持时间t_CCDEBOUNCE的范围内持续输出的高电平，则设备连接成功，DFP设备或者DRP设备可以输出的电流为0.5A，控制器将时序脉冲信号维持低电平。

当外接设备是UFP设备或DRP设备，第一Type-C标准电压为1.6V，第二Type-C标准电压为2.6V时，第一电平信号为在维持时间t_CCDEBOUNCE的范围内持续输出的高电平，第二电平信号为在维持时间内持续输出高电平，则设备连接成功，控制器将时序脉冲信号维持高电平，并且说明此时的电流广播能力为1.5A或0.5AA，或者，第一电平信号为在维持时间t_CCDEBOUNCE的范围内持续输出的低电平，第二电平信号在维持时间t_CCDEBOUNCE的范围内持续输出高电平，则设备连接成功，控制器将时序脉冲信号维持高电平，并且说明此时的电流广播能力为3AA。如果第一电平信号为低，第二电平信号也为低，则说明没有设备插入，连接不成功。

本实施例提供的USB Type-C接口电路不仅能够识别出外接设备的类型和插入方向，并且还能够判断出相应的广播电流能力。

图6是本发明另一实施例提供的一种USB Type-C接口电路的原理框图。如图6所示，本实施例和第一实施例的区别在于：逻辑电路输出的逻辑控制信号不是直接控制比较模块接入第一节点电压或者第二节点电压，而是逻辑电路产生第一电平信号，并且控制器接收该第一电平信号，并且根据该第一电平信号输出第二电平信号，以便控制比较模块接入第一节点电压或者第二节点电压。

具体的，第一电流源电路601分别与第一信号端CC1和控制器602连接。控制器602输出时序脉冲信号SW，其中，该时序脉冲信号SW为Type-C协议规定的典型周期，具体的，该时序脉冲信号SW为75毫秒的方波。第二电流源电路603分别与第二信号端CC2和控制器602连接。第一电流源电路601和第二电流源电路603同时接收控制器602发送的时序脉冲信号SW，并且第一电流源电路601根据该时序脉冲信号SW，在和第一信号端CC1连接的第一节点10A输出第一节点电压，第二电流源电路603根据时序脉冲信号SW，在和第二信号端CC2连接的第二节点10B输出第二节点电压。

当第一信号端CC1和第二信号端CC2均未接入外接设备时，第一节点电压的时序和第二节点电压的时序均和时序脉冲信号相同。当第一信号端CC1接入UFP设备或DRP设备，并且时序脉冲信号为高电平时，第一节点电压由高电平跳变成低电平，第二节点电压保持高电平。当第一信号端CC1接入DFP设备或DRP设备，并且时序脉冲信号为低电平时，第一节点电压由低电平跳变成高电平，第二节点电压保持低电平。当第二信号端CC2接入UFP设备或DRP设备，并且时序脉冲信号为高电平时，第二节点电压由高电平跳变成低电平，第一节点电压保持高电平。当第二信号端CC2接入DFP设备或DRP设备，并且时序脉冲信号为低电平时，第二节点电压由低电平跳变成高电平，第一节点电压保持低电平。

逻辑电路604分别和第一节点、第二节点以及控制器602连接，用于根据第一节点电压和第二节点电压，输出第一电平信号，控制器602根据第一电平信号，输出第二电平信号。

比较模块605的输入端和逻辑电路604连接，输出端和控制器602连接，用于根据第二电平信号，接入第一节点电压或者第二节点电压。在该过程中，一方面，该USB Type-C接口电路能够根据外接设备的类型，和外接设备成功握手，即识别出UFP设备或DFP设备或DRP设备，另一方面，外接设备能够随意变换地连接第一信号端或者第二信号端，该USB Type-C接口电路能够及时响应于该变换，因此，该USB Type-C接口电路识别出外接设备的插入方向。

当第一信号端CC1接入UFP设备或DRP设备，并且时序脉冲信号SW为高电平时，逻辑电路604输出的第一电平信号为低电平信号，以使控制器602输出的第二电平信号为高电平，并且将比较模块605接入第一节点电压。

当第一信号端CC1接入DFP设备或DRP设备，并且时序脉冲信号SW为低电平时，逻辑电路604输出的第一电平信号为高电平信号，以使控制器602输出的第二电平信号为高电平，并且将比较模块605接入第一节点电压。

当第二信号端CC2接入UFP设备或DRP设备，并且时序脉冲信号SW为高电平时，逻辑电路604输出的第一电平信号为高电平信号，以使控制器602输出的第二电平信号为低电平，并且将比较模块605接入第二节点电压。

当第二信号端CC2接入DFP设备或DRP设备，并且时序脉冲信号SW为低电平时，逻辑电路604输出的第一电平信号为低电平信号，以使控制器602输出的第二电平信号为低电平，并且将比较模块605接入第二节点电压。

图7是本发明另一实施例提供的一种USB Type-C接口电路的结构示意图。如图7所示，比较模块605包括第一单刀双掷开关S1、第一比较器U1、第二比较器U2、第三比较器U3、第四比较器U4以及第五比较器U5。

第一单刀双掷开关S1包括第一开关输入端、第二开关输入端、第一开关输出端以及第一开关控制端，第一开关输入端接入第一节点电压，所述第二开关输入端接入第二节点电压，第一开关控制端接入第二电平信号。

第一比较器U1的第一反相输入端和第一开关输出端连接，第一同相输入端接入第一Type-C标准电压，第一比较输出端向控制器602输出第三电平。

第二比较器U2的第二反相输入端和所述第一开关输出端连接，第二同相输入端接入第二Type-C标准电压，第二比较输出端向控制器602输出第四电平。

当第三电平为在维持时间的范围内持续输出的高电平，则控制器602将时序脉冲信号维持高电平；当第四电平为在维持时间的范围内持续输出的高电平，则控制器602将时序脉冲信号维持高电平。

第三比较器U3的第三同相输入端和第一开关输出端连接，第三反相输入端接入第三Type-C标准电压，第三比较输出端向控制器602输出第五电平。

第四比较器U4的第四同相输入端和第一开关输出端连接，第四反相输入端接入第四Type-C标准电压，第四比较输出端向控制器602输出第六电平。

第五比较器U5的第五同相输入端和第一开关输出端连接，第五反相输入端接入第五Type-C标准电压，第五比较输出端向控制器602输出第七电平。

当第五电平为在维持时间的范围内持续输出的高电平，则控制器602将时序脉冲信号维持低电平。当第六电平为在维持时间的范围内持续输出的高电平，并且第五电平为在维持时间的范围内持续输出的低电平，则控制器602将时序脉冲信号维持低电平；当第七电平为在维持时间的范围内持续输出的高电平，并且第六电平为在维持时间的范围内持续输出的低电平，则控制器602将时序脉冲信号维持低电平。

在本实施例中，一方面，该USB Type-C接口电路能够根据外接设备的类型，和外接设备成功握手，即识别出UFP设备或DFP设备或DRP设备，另一方面，外接设备能够随意变换地连接第一信号端或者第二信号端，该USB Type-C接口电路能够及时响应于该变换，因此，该USB Type-C接口电路识别出外接设备的插入方向。

图8是本发明另一实施例提供的一种USB Type-C接口电路的结构示意图。如图8所示，本实施例和上述实施例的不同点在于，本实施例比较模块80包括第一单刀双掷开关S1、第一比较器801以及第二比较器802。

在本实施例中，第一单刀双掷开关S1包括第一开关输入端、第二开关输入端、第一开关输出端以及第一开关控制端，第一开关输入端接入第一节点电压，第二开关输入端接入第二节点电压，第一开关控制端接入第二电平信号。

在本实施例中，第一比较器801的第一同相输入端和第一开关输出端连接，第一反相输入端接入第一Type-C标准电压，第一比较器根据第一Type-C标准电压和第一节点电压或者根据第一Type-C标准电压和第二节点电压，从第一比较输出端向控制器输出第三电平信号。

第二比较器802的第二反相输入端和第一开关输出端连接，第二同相输入端接入第二Type-C标准电压，第二比较器根据第二Type-C标准电压和第一节点电压或者根据第二Type-C标准电压和第二节点电压，从第二比较输出端向控制器输出第四电平信号。

当外接设备是DFP设备或DRP设备，第一Type-C标准电压为1.23V，第二Type-C标准电压为0.66V时，第三电平信号为在维持时间的范围内持续输出的高电平，则控制器将时序脉冲信号维持低电平，或者，第三电平信号为在维持时间的范围内输出的低电平而第四电平信号为在维持时间的范围内持续输出的高电平，则控制器将所述时序脉冲信号维持低电平。

当外接设备是DFP设备或DRP设备，第一Type-C标准电压为0.66V，第二Type-C标准电压为0.2V时，第三电平信号为在维持时间内持续输出的高电平，则控制器将所述时序脉冲信号维持低电平，或者，第三电平信号为在维持时间的范围内持续输出的低电平，并且第四电平信号在维持时间的范围内持续输出的高电平，则控制器将时序脉冲信号维持低电平。

当外接设备是UFP设备或DRP设备，所述第一Type-C标准电压为1.6V，所述第二Type-C标准电压为2.6V时，所述第三电平信号在维持时间的范围内持续输出的高电平，则所述控制器将所述时序脉冲信号维持高电平，或者，所述第三电平信号为在维持时间的范围内持续输出的低电平，所述第四电平信号为在维持时间内持续输出高电平,则所述控制器将所述时序脉冲信号维持高电平。

在本实施例中，一方面，该USB Type-C接口电路能够根据外接设备的类型，和外接设备成功握手，即识别出UFP设备或DFP设备或DRP设备，另一方面，外接设备能够随意变换地连接第一信号端或者第二信号端，该USB Type-C接口电路能够及时响应于该变换，因此，该USB Type-C接口电路识别出外接设备的插入方向。

在各个实施例中，控制器可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。还有，此处的控制器可以是任何传统处理器、微处理器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP核、或任何其它这种配置。

以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。