本发明涉及一种计算框架，具体涉及基于CPU、GPU和DSP的异构计算框架。
背景技术：
近年来，CPU单纯的主频提升已经无法明显提升系统整体性能，此外，随着主频的提升，功耗增大，散热问题也越来越成为一个无法逾越的障碍。而CPU多线程和多核心技术，看起来好像使CPU的性能加倍，但从本质上说，并不能解决功耗和制造工艺问题为CPU主频提升带来的瓶颈。
高端的GPU已拥有几百个流处理核心，计算性能达到或超过了每秒万亿次级别，相当于一个高性能计算集群，远远大于主流CPU的计算能力。人们期望GPU的极高计算能力能够用于图形显示以外的通用计算领域，如数据处理，科学计算等。但GPU擅长的是图形类的或非图形类的高度并行数值计算，GPU可以容纳上千个没有逻辑关系的数值计算线程，它的优势是无逻辑关系数据的并行计算。目前GPU数值计算的优势主要是浮点运算，它执行浮点运算快是靠大量并行，但这种数值运算的并行性在面对逻辑判断执行时却发挥不了优势。更加具体的看，GPU特别适合于并行数据运算的问题或运算同一个程序操作许多并行数据元素，具有高运算密度。
DSP的强大数据处理能力和高运行速度，是最值得称道的两大特色。由于它运算能力很强，速度很快，体积很小，而且采用 软件编程具有高度7的灵活性，因此为从事各种复杂的应用提供了一条有效途径。
由此可以看出，GPU有其进行通用计算的优势所在，但它的特点决定了它无法代替CPU完成操作系统、系统软件和通用应用程序等拥有复杂指令调度、循环、分支、逻辑判断等任务。
技术实现要素：
本发明所要解决的技术问题是分散CPU任务，提高运算速度，目的在于提供基于CPU、GPU和DSP的异构计算框架，将CPU的多功能处理、GPU的高度并行计算和DSP的数据处理能力结合，提升数据计算速度和数据处理能力。
本发明通过下述技术方案实现：
基于CPU、GPU和DSP的异构计算框架，包括主机模块和设备端模块；所述主机模块包括CPU、DSP模块和DRAM内存，所述CPU用于负责操作系统、系统软件和通用应用程序的拥有复杂指令调度、循环、分支、逻辑判断的通用处理及简单计算任务，同时与DRAM内存进行数据交换和存储；所述DSP模块包括存储单元、控制单元和运算单元，所述控制单元向存储单元发出指令使其从DRAM内存中读取数据，并存储至存储单元，同时控制单元向运算单元发出指令，使运算单元从存储单元读取数据并进行运算，运算单元完成运算后向控制单元发出运算完成信号，控制单元接收运算完成信号之后向存储单元发出指令接收运算单元返回的数据；所述设备端模块包括DRAM本地内存和GPU芯片，所述GPU芯片由多处理器构成，用于负责大规模无逻辑关系数据的高度并行计算处理。CPU支持操作系统，以CPU为核心的系统方便人机交互以及和标准接口设备通信，非常方便且不需要硬件开发了，但是CPU的外设接口电路复杂；DSP主要用于嵌入式的信号处理系统，不强调人机交互，一般不需要很多通信接口，结构简单，便于开发，因此CPU和GPU各自的优缺点互相弥补，使得各自的长处被充分利用，短处被掩盖；DSP是CPU的一个发展方向分支， DSP具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，它的运算能力强、速度快、体积小，而且采用软件编程具有很高的灵活性，将DSP与CPU结合，能有效分担CPU的数据计算负担，同时也提高了运算的速度。
进一步地，DSP模块与DRAM内存之间采用数据总线和地址总线连接, DSP将数据总线和地址总线分开，使程序和数据分别存储在两个分开的空间，允许取指令和执行指令完全重叠;。
进一步地，主机模块与设备端模块采用高速串行总线连接，高速串行总线具有使用方便、速度快、连接灵活和独立供电的优点。
进一步地，GPU芯片中的多处理器包括寄存器和共享内存构成。
进一步地，GPU芯片含有至少一块多处理器，所述主机模块含有至少一个DSP模块。
本发明与现有技术相比，具有如下的优点和有益效果：将CPU的多功能处理、GPU的高度并行计算和DSP的数据处理能力结合，分担CPU的数据处理负担，提升数据计算速度和数据处理能力。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例
本实施例中，CPU选型为Pentium4631，GPU选型为Kepler GK110，DSP选型为MS320C67XX。
如图1所示，基于CPU、GPU和DSP的异构计算框架，包括主机模块和设备端模块；所述主机模块包括CPU、DSP模块和DRAM内存，所述CPU用于负责操作系统、系统软件和通用应用程序的拥有复杂指令调度、循环、分支、逻辑判断的通用处理及简单计算任务，同时与DRAM内存进行数据交换和存储；所述DSP模块包括存储单元、控制单元和运算单元，所述控制单元向存储单元发出指令使其从DRAM内存中读取数据，并存储至存储单元，同时控制单元向运算单元发出指令，使运算单元从存储单元读取数据并进行运算，运算单元完成运算后向控制单元发出运算完成信号，控制单元接收运算完成信号之后向存储单元发出指令接收运算单元返回的数据；所述设备端模块包括DRAM本地内存和GPU芯片，所述GPU芯片由多处理器构成，用于负责大规模无逻辑关系数据的高度并行计算处理。CPU支持操作系统，以CPU为核心的系统方便人机交互以及和标准接口设备通信，非常方便且不需要硬件开发了，但是CPU的外设接口电路复杂；DSP主要用于嵌入式的信号处理系统，不强调人机交互，一般不需要很多通信接口，结构简单，便于开发，因此CPU和GPU各自的优缺点互相弥补，使得各自的长处被充分利用，短处被掩盖；DSP是CPU的一个发展方向分支， DSP具有可编程性，而且其实时运行速度可达每秒数以千万条复杂指令程序，远远超过通用微处理器，它的运算能力强、速度快、体积小，而且采用软件编程具有很高的灵活性，将DSP与CPU结合，能有效分担CPU的数据计算负担，同时也提高了运算的速度。DSP模块与DRAM内存之间采用数据总线和地址总线连接, DSP将数据总线和地址总线分开，使程序和数据分别存储在两个分开的空间，允许取指令和执行指令完全重叠;。主机模块与设备端模块采用高速串行总线连接，高速串行总线具有使用方便、速度快、连接灵活和独立供电的优点。GPU芯片中的多处理器包括寄存器和共享内存构成。GPU芯片含有至少一块多处理器，所述主机模块含有至少一个DSP模块。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。