专利名称：一种基于fpga和arm的嵌入式高性能异构计算平台的制作方法
技术领域：
本发明涉及计算机硬件领域，属于嵌入式硬件平台领域，具体为一种基于FPGA和ARM的嵌入式高性能异构计算平台。
背景技术：
随着生产的发展和研究需要，对高速低成本的视频、音频、数字图像处理系统的需求日益增加，对于高速图像平台系统的研究十分热门。传统的图像处理系统，如单纯的FPGA芯片或者ARM芯片，处理速度慢而且处理功能过于简单，可扩展性也不好，当前也有用高速DSP、GPU实现的高速图像处理平台系统，但成本太高，性价比低。
发明内容
为了解决上述问题，本发明提供了一种基于FPGA和ARM的嵌入式高性能异构计算平台，其集FPGA与ARM的优点于一体，传输处理速度快，可扩展性好，可靠性高，解决了现有技术中的不足之处，实现软硬件系统的互补，提高系统的性能。其技术方案是这样的:一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，其包括信息输入系统，所述信息输入系统连接ARM模块和FPGA模块后再连接信息输出系统。其进一步特征在于，所述ARM模块分别通过PCI Express Xl总线接口、GPMC与所述FPGA进行数据传输、通信， 所述FPGA模块通过SPI方式对所述ARM模块进行输入配置；所述FPGA模块外部I/O端口采用FMC标准插槽，所述FMC标准插槽使用两片160引脚的LPC，每个所述LPC设置有34对差分信号；所述FPGA连接两片容量为IGb的DDR3作为内存，所述DDR3内存采用13根地址线作为地址输入，16根数据线作为数据输出，9位控制信号；所述FPGA模块内嵌DP8386OTVH作为物理层收发器，采用GMII作为以太网接口，所述GMII采用8位数据接口，工作时钟为125MHz，外设RJ45网卡接口 ；所述FPGA模块采用超高速瞬态响应负载点电源模块PTH08T230W ;所述FPGA模块还包括LED显示模块、通用I/
0口插座、Debug/JATG调试接口、系统时钟接口和4个通用数据传输平台；所述ARM模块为TMS320DM365数字媒体处理器，所述FPGA模块的主芯片为Spartan-6 XC6SLX150T的FPGA芯片；所述TMS320DM365数字媒体处理器包括ISIF、数字LCD控制器、SD闪存、EMAC, SP1、UART 接口、DDR2 内存、Flash ;所述 Spartan-6 XC6SLX150T 的 FPGA 芯片与所述 TMS320DM365数字媒体处理器之间引脚连接插座选用25X2的插座，所述Spartan-6 XC6SLX150T的FPGA芯片、所述TMS320DM365数字媒体处理器与其他接口的引脚连接插座也选用25X2的插座；所述信息输入系统包括VPSS、所述TMS320DM365数字媒体处理器的所述SD闪存，所述信息输出系统包括VPIF、连接所述Spartan-6 XC6SLX150T的FPGA芯片的所述RJ45网卡接口、所述TMS320DM365数字媒体处理器的所述UART接口。采用本发明的结构后，需要处理的信息通过信息输入系统输入后，ARM作为主控制器，负责数据和视频图像处理命令的调度和处理流程的控制，FPGA作为协处理器，变成了ARM处理器的硬件加速器，负责视频图像解释与图像处理显示，FPGA相当于ARM的外设，由接口实现挂接到ARM总线上，并映射到ARM的存储空间，使得ARM能够将数据和自定义的命令发送给FPGA进行处理，FPGA的并行逻辑架构可以实现逻辑核算术功能，内嵌的硬件乘法器可以实现高速实时运算，内嵌的DSP块可以实现高速的并行数据处理，最后将处理结果输出，提高了处理器和系统的效率，FPGA和ARM的结合集两者优点于一体，解决了现有技术中的不足之处，传输处理速度快，可扩展性好，可靠性高，实现软硬件系统的互补，提高系统的性能。
图1为系统整体结构框 图2为FPGA模块功能及与ARM连接的框 图3为FPGA通信接口插座图一；
图4为FPGA通信接口插座图二 ；
图5为控制总线开关引脚连接 图6为TMS320DM365功能模块框 图7为RAM通信接口插座图一；
图8为RAM通信接口插座图二。
具体实施例方式见图1所示，VPSS (视频处理子系统)连接ARM模块和FPGA模块后再连接VPIF(视频接口)输出，ARM模块外接有SD闪存和DDR2内存，FPGA模块外接两片DDR3内存，SD闪存可以作为数据输入端；见图2所示，ARM模块分别通过PCI Express Xl总线接口、GPMC (General Purpose Memory Controller,通用内存控制器)与FPGA进行数据传输、通信，FPGA模块通过SPI方式对ARM模块进行输入配置，PCI Express Xl总线实行点对点的串行连接，可以满足高额率的数据传输率，并可提供较高带宽；FPGA模块外部I/O端口采用FMC (FPGA Mezzanine Card)标准插槽，FMC标准插槽使用两片160引脚的LPC，每个LPC设置有34对差分信号，每个LPC有34对差分信号即68个用户自定义引脚，通过一个通用数据传输平台与FPGA通信，增加了 I/O端口的灵活性，降低了系统设计的成本；FPGA连接两片容量为IGb的DDR3作为内存，DDR3内存采用13根地址线作为地址输入，16根数据线作为数据输出，9位控制信号，其具有较高的外部数据传输率和先进的地址/命令与控制总线的拓扑结构，采用DDR3内存可以在控制成本的基础上减小功耗和发热量，通用性兼容性比较好，工作频率也比较高，容易被用户和厂家接受；FPGA模块内嵌DP8386OTVH作为物理层收发器，采用GMII (吉比特媒体独立接口)作为以太网接口，GMII采用8位数据接口，工作时钟为125MHz，传输速率可达1000Mbps，同时兼容MII所规定的10/100Mbps工作方式，外设RJ45网卡接口，可供网线连接；FPGA模块采用超高速瞬态响应负载点电源模块PTH08T230W，其可以满足平台供电需求以及系统对电源的低电磁干扰要求，PTH08T230W模块可供输入电压4.5V至14V，输出0.7V至5.5V范围使用，将输入为12V的交流电源分别转换为1.2V VCCINT供电，1.5V DDR3供电，1.8V PHY供电，2.5V和3.3V FMC供电等;FPGA模块还包括LED显示模块(用以显示系统工作状态)、通用1/0 口插座、Debug/JATG调试接口、系统时钟接口和4个通用数据传输平台，FPGA时钟模块设计中，单端用户时钟为IOOMHz，通过引脚FPGA_CLK0和FPGA_CLKI输入，采用输出硅振荡器Si500D通过引脚SYSCLK_N和 SYSCLK_P为系统输入差分时钟信号，采用超低抖动晶体时钟发生器⑶CM61002为MGT (Mult1-Gigabit Transceiver)提供差分时钟信号，此为现有技术；ARM模块为基于达芬奇技术的TMS320DM365数字媒体处理器，FPGA模块的主芯片为Xilinx公司的型号为Spartan-6 XC6SLX150T的FPGA芯片；见图6所示，TMS320DM365数字媒体处理器包括ISIF (图像传感器接口)、数字IXD控制器、SD (安全数码卡)、EMAC (以太网媒体访问控制器)、SPI，其是一个高度集成的、低成本、低功耗数字多媒体片上系统，主要面向低成本、低功耗、高清视频处理应用场合，可满足智能视频处理功能的集成影像信号处理(ISP)解决方案，TMS320DM365数字媒体处理器针对视频安全应用进行了优化，可支持10 fps的1080p H.264标准，能够以更高质量的压缩效率提供高质视频，ARM926EJ-S内核在实现高达300MHz速率的同时，还可将视频编解码任务交由集成高清视频加速器来执行，从而显著优化系统性能，其高度集成了众多组件，拥有多达104个通用I/0(G10)管脚，其中包括符合生产要求的札 264、MPEG-4、MPEG-2、MJPEG 与 VC-1 编解码器，ARM926EJ-S 内核，HDVICP、MJCP协处理器，用于实时图像处理的IPIPE，硬件缩放RESIZE引擎，增强型DMA，DDR2内存，NANDflash, I个主/从I2C总线，3个UART，5个串行端口接口(SPI)，2个音频串行端P(ASP),等，其中UART可以作为视频的输出端，TMS320DM365 ARM子系统采用ARMv5 (32/16bit)指令集的ARM926EJ-S内核CPU，采用五级整数流水线的32bit RSIC处理器，工作频率为216/270/300MHz，ARM CPU执行通常的系统控制任务，如系统初始化，配置，电源管理，用户接口和用户命令等等，ARM作为主控和执 行这些功能是因为它有一个大的程序存储空间和快速的任务切换能力，因而其适合复杂的、多任务和通用的任务控制，其中，ISIF是可靠的用于从传感器(CMOS或CCD)获得未处理的图像/视频数据，另外ISIF能从视频解码器设备接收YUV视频数据，假如未处理数据输入，ISIF转换为处理输入图像到最终处理图像，这种处理可以做离线的IPIPE(图像通道)或ARM和MPEG/JPEG和HD视频图像协处理器子系统的软件处理，原始数据输入到ISIF还可以用于多种统计计算，最终控制图像/视频调整参数，ISIF可通过寄存器实现控制盒参数可编程；数字IXD控制器可以产生RGB/YCbCr数据输出和时序信号；SD被大量的应用于移动数据存储，SD控制器支持一个接口给外部的SD卡，其与SD卡通信依照SD协议，SD卡控制器负责ARM和EDMA控制器与SD卡之间的数据传输，它有6个引脚，CMD引脚用于SD卡和控制器双向通信，DATO到DAT3为4个数据线，CLK引脚用于SD控制器输出时钟给存储卡；EMAC支持一个高效TMS320DM365和网络之间的接口，EMAC支持双IOBase-T和100Base-TX工作在半双工或全双工模式，本平台在TMS320DM365中采用符合IEEE802.3.10BASE-T/100BASE-TX协议的DM9161B作为以太网物理层的单芯片收发器；SPI是一个高速同步连续输入输出口，允许一个连续位码流长度可编程(1-16位)以在一个可编程的位移率移入和移除设备，SPI通常用于TMS320DM365和外部设备的通信，如显示驱动，SPI EPROM和ADC，SPI允许通过3-pin和4-pin模式接口同其他SPI设备连续通信，DM365可执行支持多片选操作给高达2个SPI从设备，SPI的操作可作为主或从设备；FPGA与ARM之间，FPGA、ARM与其他接口的引脚连接插座都选用25X2的插座，其中如图3，图4所示，在FPGA与ARM的连接模块及接口设计中，采用一片25x2的插座，将FPGA与ARM通信的11根地址线和16根数据线以及GPMC7个片选信号等，VPIF (video portinterfaCe)24根数据输出线，以及其他配置、时钟、控制、中断信号线连接起来，本发明中采用逻辑变换器SN74LVC1T4OTBVR将CPU配置引脚(CPU_PROGRAM_B)和中断配置引脚(CPU_INIT_B)通过与FPGA的配置引脚(FPGA_PROGRAM_B)和中断配置引脚(FPGA_INIT_B)相连，此变换器工作频率可达420Mbps.芯片工作模式和时钟输入通过10位的低电压FET总线开关SN74CBTLV3384来控制，具体如图5所示；如图7，图8所示，其为ARM板上用来与FPGA通信和其他接口的引脚连接插座设计图，同样为两片25x2的插座，EM_A0到EM_A10是11根连接异步外部存储器的地址线，EM_D0到EM_D12是13根连接异步外部存储器的数据线，YOUTO到Y0UI7是数字视频数据输出口 ；本发明中FPGA模块连接的多个外设可以单独设置，也可以组合设置，更好地实现处理功能，需要处理的信息通过VPSS或者SD闪存将信息输入给ARM模块，并存储在DDR2或DDR3内存中，再通过ARM模块与FPGA模块共同处理后输出，可以通过VPIF、RJ45网卡接口或者UART接口输出。本发明以FPGA和ARM组合的形式使得视频图像处理除了具有优越的抗干扰性能，保持图像信息清晰稳定，同时具有设备小巧不需附带其他设施、价格适中等优点，通过适当的地址编码控制，可以实现点对点，点对多点，单向和双向实时的多媒体通信；本平台兼具FPGA芯片的特点，即内部具有 丰富的触发器、快速硬件逻辑特性和灵活的I/O引脚、集成度高、可靠性高等，和ARM微处理器软件资源丰富、高性能、低功耗、控制力强等特点，实现了软件系统和硬件系统的互补，不仅可以提高系统设计的性能，又可以加快开发周期。FPGA本身就是一个异构芯片，可并行计算，得益于FPGA和ARM架构，本发明在处理视频图像等时可以保持高速的计算效率和良好的实时性，提高系统工作的性能，在嵌入式高性能计算领域意义深远。
权利要求
1.一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，其包括信息输入系统，所述信息输入系统连接ARM模块和FPGA模块后再连接信息输出系统。
2.根据权利要求1所述的一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，所述ARM模块分别通过PCI Express Xl总线接口、GPMC与所述FPGA进行数据传输、通信，所述FPGA模块通过SPI方式对所述ARM模块进行输入配置。
3.根据权利要求1所述的一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，所述FPGA模块外部I/O端口采用FMC标准插槽，所述FMC标准插槽使用两片160引脚的LPC，每个所述LPC设置有34对差分信号。
4.根据权利要求1所述的一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，所述FPGA连接两片容量为IGb的DDR3作为内存，所述DDR3内存采用13根地址线作为地址输入，16根数据线作为数据输出，9位控制信号。
5.根据权利要求1所述的一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，所述FPGA模块内嵌DP8386OTVH作为物理层收发器，采用GMII作为以太网接口，所述GMII采用8位数据接口，工作时钟为125MHz，外设RJ45网卡接口。
6.根据权利要求1所述的一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，所述FPGA模块采用超高速瞬态响应负载点电源模块PTH08T230W ;所述FPGA模块还包括LED显示模块、通用I/O 口插座、Debug/JATG调试接口、系统时钟接口和4个通用数据传输平台。
7.根据权利要求1所述的一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，所述ARM模块为TMS320DM365数字媒体处理器，所述FPGA模块的主芯片为Spartan-6XC6SLX150T 的 FPGA 芯片。
8.根据权利要求7所述的一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，所述TMS320DM365数字媒体处理器包括ISIF、数字LCD控制器、SD闪存、EMAC, SP1、UART 接口、DDR2 内存、Flash。
9.根据权利要求8所述的一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，所述Spartan-6 XC6SLX150T的FPGA芯片与所述TMS320DM365数字媒体处理器之间引脚连接插座选用25X2的插座，所述Spartan-6 XC6SLX150T的FPGA芯片、所述TMS320DM365数字媒体处理器与其他接口的引脚连接插座也选用25X2的插座。
10.根据权利要求8所述的一种基于FPGA和ARM的嵌入式高性能异构计算平台，其特征在于，所述信息输入系统包括VPSS、所述TMS320DM365数字媒体处理器的所述SD闪存，所述信息输出系统包括VPIF、连接所述Spartan-6 XC6SLX150T的FPGA芯片的所述RJ45网卡接口、所述TMS320DM365数字媒体处理器的所述UART接口。
全文摘要
本发明涉及计算机硬件领域，属于嵌入式硬件平台领域，具体为一种基于FPGA和ARM的嵌入式高性能异构计算平台，其集FPGA与ARM的优点于一体，传输处理速度快，可扩展性好，可靠性高，解决了现有技术中的不足之处，实现软硬件系统的互补，提高系统的性能，其包括信息输入系统，信息输入系统连接ARM模块和FPGA模块后再连接信息输出系统。
文档编号G06F15/76GK103226541SQ201310106490
公开日2013年7月31日 申请日期2013年3月29日 优先权日2013年3月29日
发明者柴志雷 申请人:江苏复芯物联网科技有限公司