1.一种处理器，其特征在于，包括：
多个功能单元，以一第一时频率攫取并译码该处理器的一架构指令集的架构指令；
一缓存器，储存一指针的一数值，该数值可透过执行该架构指令集的一架构指令予以程序化；以及
一执行单元，包括：
一第一存储器，用以装载数据；
一第二存储器，用以装载一程序的非架构指令，该非架构指令所归属的一指令集不同于该架构指令集；以及
多个处理单元，以一第二时频率执行该非架构指令以对接收自该第一存储器的数据执行运算以产生写入该第一存储器的结果；
其中，当该指针被一第一默认值予以程序化，该第二时频率即为该第一时频率，当该指针被一第二默认值予以程序化，该第二时频率小于该第一时频率。
2.根据权利要求1所述的处理器，其特征在于，还包括：
架构媒体缓存器，可由该架构指令集的架构指令所存取；以及
一缓冲器；
其中，该处理器用以将数据以该第一时频率于该架构媒体缓存器与该缓冲器间进行移转，以因应该架构指令集的一架构指令的执行，并且，该处理器用以将数据以该第二时频率于该缓冲器与该第一存储器间进行移转，以因应该程序的该非架构指令的执行。
3.根据权利要求2所述的处理器，其特征在于，该第一存储器为单端口并可由该缓冲器与该多个处理单元以一仲裁方式(arbitrated fashion)所存取。
4.根据权利要求2所述的处理器，其特征在于，该第一存储器为双端口并可由该缓冲器与该多个处理单元以一并行方式(concurrent fashion)所存取。
5.根据权利要求1所述的处理器，其特征在于，还包括：
时频产生逻辑，产生一第一时频信号，该第一时频信号具有该多个功能单元攫取并译码该架构指令所使用的该第一时频率；以及
时频降低逻辑，接收该指针的该数值与该第一时频信号，以产生一第二时频信号，依据该指针的该数值，该第二时频信号具有该多个处理单元执行该非架构程序指令所使用的该第二时频率。
6.根据权利要求5所述的处理器，其特征在于，各该处理单元包括多个管线分级缓存器，各该管线分级缓存器用以接收该第二时频周期信号。
7.根据权利要求5所述的处理器，其特征在于，该时频降低逻辑依据该指针的该数值门控(gating)该第一时频信号，以产生该第二时频信号。
8.根据权利要求5所述的处理器，其特征在于，该时频降低逻辑包括一时频除法电路，利用一除数对该第一时频信号执行除法运算以产生该第二时频信号，该除数由该指针的该数值所指定。
9.根据权利要求1所述的处理器，其特征在于，该指针的该数值可程序化为多个不同的预设第二数值，当该指针以该多个不同的预设第二数值中的各该预设第二数值予以程序化，该第二时频率会是对应于该些预设第二数值的不同时频率并小于该第一时频率。
10.根据权利要求1所述的处理器，其特征在于，该第二存储器内可利用该架构指令集的一架构指令的执行写入该程序的该非架构指令。
11.根据权利要求1所述的处理器，其特征在于，该多个处理单元用以因应该架构指令集的一架构指令的执行以开始执行该程序。
12.根据权利要求1所述的处理器，其特征在于，还包括：
一定序器，从该第二存储器攫取该非架构程序指令并将其译码以产生控制文字以控制该多个执行单元以该第二时频率执行该非架构程序指令。
13.根据权利要求1所述的处理器，其特征在于，该多个处理单元用以对接收自该第一存储器的该数据执行算术运算以累加第一结果，并对该第一结果执行启动运算以产生写入该第一存储器的第二结果。
14.根据权利要求13所述的处理器，其特征在于，该执行单元还包括一第三存储器，以装载权重，该多个处理单元以该第二时频率执行该非架构程序指令，以对接收自该第一存储器的该数据与接收自该第三存储器的该权重执行运算，以产生写入该第一存储器的结果。
15.根据权利要求13所述的处理器，其特征在于，该多个处理单元以该第二时频率执行该非架构程序指令，以执行关联于神经网络的卷积运算。
16.根据权利要求13所述的处理器，其特征在于，该多个处理单元以该第二时频率执行该非架构程序指令，以执行关联于神经网络的共源运算。
17.一种运作一处理器的方法，其特征在于，该处理器具有一执行单元，该执行单元具有一第一存储器以装载数据，一第二存储器以装载一程序的非架构指令，以及多个处理单元，该方法包括：
利用该处理器的多个功能单元，以一第一时频率攫取并译码该处理器的一架构指令集的架构指令；
将一指针的一数值程序化至一缓存器内，该数值可透过执行该架构指令集的一架构指令予以程序化；
利用该多个处理单元，以一第二时频率执行该非架构指令以对接收自该第一存储器的数据执行运算以产生写入该第一存储器的结果；
其中，该非架构指令所归属的一指令集不同于该架构指令集；以及
当该指针被一第一默认值予以程序化，该第二时频率即为该第一时频率，当该指针被一第二默认值予以程序化，该第二时频率小于该第一时频率。
18.根据权利要求17所述的方法，其特征在于，该处理器还包括架构媒体缓存器与一缓冲器，该架构媒体缓存器可由该架构指令集的架构指令所存取，该方法还包括：
利用该执行单元，将数据以该第一时频率于该架构媒体缓存器与该缓冲器间进行移转，以因应该架构指令集的一架构指令的执行；以及
利用该执行单元，将数据以该第二时频率于该缓冲器与该第一存储器间进行移转，以因应该程序的该非架构指令的执行。
19.根据权利要求17所述的方法，其特征在于，还包括：
产生一第一时频信号，该第一时频信号具有该多个功能单元攫取并译码该架构指令所使用的该第一时频率；以及
接收该指针的该数值与该第一时频信号，以产生一第二时频信号，依据该指针的该数值，该第二时频信号具有该多个处理单元执行该非架构程序指令所使用的该第二时频率。
20.根据权利要求17所述的方法，其特征在于，还包括：
利用该执行单元，因应该架构指令集的一架构指令的执行，以开始执行该程序。
21.根据权利要求17所述的方法，其特征在于，还包括：
从该第二存储器攫取该非架构程序指令并将其译码以产生控制文字以控制该多个执行单元以该第二时频率执行该非架构程序指令。
22.根据权利要求17所述的方法，其特征在于，还包括：
利用该多个处理单元，对接收自该第一存储器的该数据执行算术运算以累加第一结果；
对该第一结果执行启动运算以产生第二结果；以及
将该第二结果写入该第一存储器。
23.一种编码于至少一非瞬时计算机可使用媒体以供一计算机装置使用的一计算机程序产品，其特征在于，包括：
内含于该媒体的计算机可使用程序代码，用以描述一处理器，该计算机可使用程序代码包括：
第一程序代码，用以描述多个功能单元，该多个功能单元以一第一时频率攫取并译码该处理器的一架构指令集的架构指令；
第二程序代码，用以描述一缓存器，该缓存器储存一指针的一数值，该数值可透过执行该架构指令集的一架构指令予以程序化；以及
第三程序代码，用以描述一执行单元，该执行单元包括：
一第一存储器，用以装载数据；
一第二存储器，用以装载一程序的非架构指令，该非架构指令所归属的一指令集不同于该架构指令集；以及
多个处理单元，以一第二时频率执行该非架构指令以对接收自该第一存储器的数据执行运算以产生写入该第一存储器的结果；
其中，当该指针被一第一默认值予以程序化，该第二时频率即为该第一时频率，当该指针被一第二默认值予以程序化，该第二时频率小于该第一时频率。