技术总结
一种处理器，包括多个功能单元，缓存器与执行单元。功能单元以第一时频率攫取译码处理器的架构指令集的架构指令。缓存器储存一可透过架构指令予以程序化的指针数值。执行单元包括第一存储器，第二存储器与多个处理单元。第一存储器装载数据。第二存储器装载非架构指令，非架构指令所归属的指令集不同于架构指令集。处理单元以第二时频率执行非架构指令对接收自第一存储器的数据执行运算以产生结果。当指针被第一默认值予以程序化，第二时频率即为第一时频率，当指针被第二默认值予以程序化，第二时频率小于第一时频率。
技术研发人员：G·葛兰·亨利;泰瑞·派克斯
受保护的技术使用者：上海兆芯集成电路有限公司
文档号码：201610864272
技术研发日：2016.09.29
技术公布日：2017.02.22