一种eMMC写入测试方法和装置与流程

本发明实施例涉及存储器测试技术，尤其涉及一种eMMC写入测试方法和装置。

背景技术：

嵌入式多媒体卡(Embedded Multi Media Card，eMMC)是MMC协会订立的、主要针对手机或平板电脑等产品的内嵌式存储器标准规格，其包括至少一个NAND和控制器，控制器中配置有软件，能够对eMMC的运行过程进行控制。eMMC可安装在各种电子设备中作为存储器使用。为了解eMMC的运行性能，排除可能的故障，需要对不同型号的eMMC在不同环境下进行测试。

eMMC作为存储器，其能否正常执行读写操作是eMMC最重要的性能，所以读写测试也是eMMC的常规测试。在现有测试过程中，由测试程序确定包括所需测试数据的待测试数据包，传输给eMMC进行写入操作，进而测试写入过程的性能。但是上述方案需要由软件生成所需测试数据的待测试数据包，运行速度较慢。

技术实现要素：

本发明实施例提供一种eMMC写入测试方法和装置，以提高对eMMC读写测试的写入速度，减少软件消耗。

第一方面，本发明实施例提供了一种eMMC写入测试方法，包括：

测试设备按照写入任务产生目标数据包标识，并传输给数据生成单元；

所述数据生成单元根据所述数据包标识对应的数据生成规则，自动基于硬件生成具有设定规律的数据序列，作为目标数据包；

所述数据生成单元将所述目标数据包的数据序列传输给eMMC，进行写入测试。

在上述方法中，可选的是，所述数据生成单元为FPGA。

在上述方法中，可选的是，所述具有设定规律的数据序列包括：从0x00ff01ff递增到0xfeffffff的数据序列；从0xfffffffe递减到0xff01ff00的数据序列；设定数量全部为0xff00ff00的数据序列。

第二方面，本发明实施例还提供了一种eMMC写入测试装置，包括：

标识生成单元，用于按照写入任务产生目标数据包标识，并传输给数据生成单元；

数据生成单元，用于根据所述数据包标识对应的数据生成规则，自动基于硬件生成具有设定规律的数据序列，作为目标数据包；将所述目标数据包的数据序列传输给eMMC，进行写入测试。

在上述装置中，可选的是，所述数据生成单元为FPGA。

在上述装置中，可选的是，所述具有设定规律的数据序列包括：从0x00ff01ff递增到0xfeffffff的数据序列；从0xfffffffe递减到0xff01ff00的数据序列；设定数量全部为0xff00ff00的数据序列。

本发明通过测试设备将与数据生成规则对应的数据包标识发送给数据生成单元，自动基于硬件设备生成具有预设规律的数据序列，传输数据包给eMMC进行写入测试，提高了对eMMC读写测试的写入速度，降低了对传输设备的硬件要求和测试设备的软件消耗。

附图说明

图1是本发明实施例一中的一种eMMC写入测试方法的流程示意图；

图2是本发明实施例二中的一种eMMC写入测试装置的结构框图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1为本发明实施例一提供的一种eMMC写入测试方法的流程示意图，本实施例可适用于eMMC写入测试情况，该方法可以由eMMC写入测试装置来执行，具体包括如下步骤：

步骤110、测试设备按照写入任务产生目标数据包标识，并传输给数据生成单元。

根据写入任务的内容设置相应的数据包标识，数据包标识与生成的数据序列类型相对应，为硬件设备中数据的生成提供依据。数据包标识也可以是测试设备发送的数据生成指令，用于控制硬件设备根据预设数据生成规则完成数据包数据的生成。

步骤120、数据生成单元根据数据包标识对应的数据生成规则，自动基于硬件生成具有设定规律的数据序列，作为目标数据包。

数据生成单元根据数据包标识信息确定数据的生成规则，硬件设备根据生成规则生成数据序列，作为目标数据包。该数据包由硬件设备根据数据包标识生成。

步骤130、数据生成单元将目标数据包的数据序列传输给eMMC，进行写入测试。

该eMMC写入测试方法的工作原理：测试设备根据写入任务生成对应的数据包标识，将数据包标识传输给数据生成单元，数据生成单元根据数据包标识确定数据生成规则，硬件设备自动生成具有规律的数据序列，将上述序列作为数据包传输给eMMC进行写入测试。软件只需要对硬件进行简单相应的配置，可以完成复杂的数据生成工作。

本实施例的技术方案，通过测试设备发送数据包标识信息，使硬件设备自动生成具有设定规律的数据序列，并发送给eMMC进行写入测试，解决了由硬件设备生成数据包进行eMMC写入测试的问题，提高了eMMC的测试效率，降低了对传输设备的要求和测试设备的软件消耗。

可选地，数据生成单元为FPGA。现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)以并行运算为主，以硬件描述语言来实现，包括可编辑逻辑单元。FPGA可编程逻辑单元生成逻辑语言，驱动门电路输出高低电平，生成数据序列。通过FPGA生成数据包代替软件生成数据包，降低了软件消耗也降低了数据包传输过程中对于传输设备的要求。

可选地，具有设定规律的数据序列包括：从0x00ff01ff递增到0xfeffffff的数据序列；从0xfffffffe递减到0xff01ff00的数据序列；设定数量全部为0xff00ff00的数据序列。通过设定规律的数据序列降低硬件设备操作难度，同时，规律的数据序列便于后续对于写入的数据包进行检测，可以根据数据包数据直接进行判断。规律的数据格式设置可以验证内存的数据线是否都正常，而且0xff00ff00的数据序列可以检测在数据线全部变化的情况下设备的功耗情况。该数据结构的设计可以基于8位的操作系统，读写操作单位是512字节的结构设计，数据结构可以根据操作系统的变化而改变，对数据序列的设定规律不做具体限定。

实施例二

图2是本发明实施例二中的一种eMMC写入测试装置的结构框图。该装置包括：

标识生成单元210，用于按照写入任务产生目标数据包标识，并传输给数据生成单元220；数据生成单元220，用于根据数据包标识对应的数据生成规则，自动基于硬件生成具有设定规律的数据序列，作为目标数据包；将目标数据包的数据序列传输给eMMC，进行写入测试。

本发明实施例提供了一种eMMC写入测试装置，标识生成单元210根据写入任务生成相应的数据包标识，并将数据包标识传输给数据生成单元220，数据生成单元220根据标识生成单元210传输的数据包标识，经过分析判断，确定与数据包标识相对应的数据生成规则，自动基于硬件生成具有该数据生成规则的数据序列，将数据序列组成的数据包作为目标数据包，传输给eMMC进行写入测试。本发明实施例提供的测试装置，提高了对eMMC读写测试的写入速度，降低了对传输设备的要求和测试设备的软件消耗。

可选地，数据生成单元为FPGA。

可选地，具有设定规律的数据序列包括：从0x00ff01ff递增到0xfeffffff的数据序列；从0xfffffffe递减到0xff01ff00的数据序列；设定数量全部为0xff00ff00的数据序列。

上述产品可执行本发明任意实施例所提供的方法，具备执行方法相应的功能模块和有益效果。

本实施例提供的一种eMMC写入测试装置，与本发明任意实施例所提供的一种eMMC写入测试方法属于同一发明构思，可执行本发明任意实施例所提供的一一种eMMC写入测试方法，具备相应的功能和有益效果。未在本实施例中详尽描述的技术细节，可参见本发明任意实施例提供的一种eMMC写入测试方法。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。