本发明属于CPLD逻辑设计领域，具体涉及一种记录电路板累计上电时间的方法。
背景技术：
前，在许多设备中，为了更加准确清楚的获得板卡的累计上电时间，采用了多种计时方法，但这些方法或多或少存在几个方面的缺点：当存储累计工作时间的存储介质出现坏块时，无法快速检测到，这可能在短时间内造成计时的错误，同时，在板卡刷新记时存储单元时，若设备断电，可能造成本次时间更新的丢失。
技术实现要素：
本发明要解决的技术问题是提供一种记录电路板卡累计上电时间的方法。
本发明的记录电路板卡累计上电时间的方法，包括如下步骤：
a.上电时，CPLD读取存储介质上四块存储空间里所存储的板卡累计上电时间；
b.对读出的四个时间值进行比较；
c.若四个时间值不相同，则判断为在更新累计工作时间时系统断电所造成的；
d.对四个时间值进行分析，得出当前板卡累计上电时间；
e.在CPLD中完成计时器模块；
f.根据系统对时间更新频率的要求，将累计工作时间的更新值重复存入四块存储空间，并重复第一步；
g.判断同一片存储空间的值是否更新，通过分析得出是否有坏块并报警。
所述的步骤a，CPLD读取累计上电时间是通过CPLD模拟存储器接口时序来实现的。
所述的步骤c判断更新时间时系统是否断电是通过在存储介质中开辟四块存储空间，将每次需要更新的累计工作时间值重复存储到四块存储空间中，通过对四块存储空间中的数据进行比较来实现的。
所述的步骤g发现坏块是通过多次读取并分析存储介质内四块存储空间的内容来实现的。
本发明记录与现有发明相比具有以下优点：能解决在更新存储介质保存的时间信息时由于板卡断电所造成的当次更新时间丢失问题，同时提供了一种简单有效的方法来判断在此情况下时间信息的正确性，且当存储介质出现坏块无法保存时间信息时，能及时发现。
下面将结合附图对具体实施进行详细说明。
附图说明
图1为本发明一种记录电路板累计上电时间的方法的实现流程图。
具体实施方式
下面将结合附图和具体实施方式对本发明进一步详细说明，以便对本发明目的、特征及优点进行更深入的理解（假设每分钟更新一次累计上电时间，存储介质的接口为I2C）。
在存储介质上划分出四块存储空间，上电时CPLD通过模拟I2C接口时序读取存储介质上4块存储空间里所存储的板卡累计上电时间1。
对读出的四个时间值进行比较2，一般情况下，四个时间值应相同，则此时读出的值即为板卡目前的累计上电时间值5。但是如果在将时间信息写入存储空间的过程中系统正好关机则会发生这四个值不完全一样3的情况。假设当前更新的累计工作时间为X+1，上一次更新的累计工作时间为X，正在更新时由于断电造成的未知时间为Y，则时间值可能出现以下几种情况：YXXX、(X+1)YXX、(X+1)(X+1)YX、(X+1)(X+1)(X+1)Y，通过对读出这四个时间值进行分析4，可知道当前累计上电时间应为X+1（例如：YXXX的情况说明板卡1分钟计时已到，CPLD（正在将更新的累计工作时间写入存取介质的第一块存储空间时系统断电，所以可知当前的累计工作时间为X+1）。
在CPLD中完成计时器单元的逻辑设计6，每到1分钟，将累计工作时间更新并将更新值重复写入到存储介质的4块存储空间7中，板卡工作时，反复重复1-3步。
板卡工作时，每分钟读取一次存储空间的值，若该存储空间的值连续两次读出都没有更新、无法读出或者出现状态Y8，则存储介质的这部分存储空间出现了坏块，通过CPLD的引脚输出报警状态9。