技术总结
本发明涉及FPGA架构优化领域，为提出全面考虑影响电路延时的关键参数，允许在FPGA架构设计阶段协同探索架构级参数和晶体管级参数的可变性，既体现和保持参数间的物理意义，又减少神经网络的训练数据量，实现快速、精确、低投入的延时估计。为此，本发明，精确快速低投入的FPGA延时估计方法，步骤如下：1)确定拟合参数ɑ和有效迁移率μ；2)确定各子电路中每一类晶体管的负载电容；3)对FPGA中各子电路分别建立FPGA‑macro延时模型；4)进行分析和归一化；5)求解权重Ω和Φ以及隐藏神经元的数量m，使得训练误差Et和验证误差Ev最小。本发明主要应用于设计制造场合。
技术研发人员：钱涵晶;刘强
受保护的技术使用者：天津大学
文档号码：201611099411
技术研发日：2016.12.02
技术公布日：2017.05.31