一种自动绘制原理图的方法与流程

本发明涉及电路原理图设计领域，尤其涉及自动绘制原理图的方法。

背景技术：

电路原理图设计是PCB(Printed Circuit Board，印刷电路板)电路设计工程师的基本能力。通常，电路设计工程师使用某种EDA(Electronic Design Automation，电子设计自动化)工具，如Protel、Mentor、Candence等工具，进行电路原理图的设计和绘制。设计者一般都利用EDA工具建立电路器件的原理图库和PCB库，然后调用库中的器件，手动连线完成电路原理图设计和绘制。然后把设计好的原理图导入到PCB工具，进行PCB布局和布线设计。当前的各种EDA工具功能已经非常丰富，界面也很友好，电路设计者可以利用这些EDA工具完成自己需要的电路板设计。

当前的EDA工具依然存在不足：

随着集成电路芯片技术的高速发展，芯片的功能越来越强大，芯片的引脚越来越多，完成一个电路板功能需要的芯片和器件也越来越多，器件之间互连信号数和连线数也越来越多。一般系统设备的电路板上器件互连信号数量在5000以上，连线数量很多超过10000根。当前的EDA原理图绘图工具，由于器件原理图库包含的器件信息非常简单，仅仅包括器件引脚编号和引脚信号命名，对于如此多的器件之间信号连线，都需要硬件设计人员手动一根一根的进行互连，有些总线信号可以通过批量复制同时连线，但也存在信号名称要逐个输入校验，可能还需要经常翻页与相应器件互连，很耗费人力和时间。

设计人员利用当前的EDA工具绘制原理图，由于连续数量太多，又没有相应的实时检查机制，需要人时时刻刻来进行检查，容易出错。电路原理图绘制完后，要耗费一定的时间和人力来仔细审核原理图，避免出错。

当前市场竞争越来越激烈，要求产品提供商尤其是硬件设备商能快速把产品推向市场，极大的压缩了产品设备研发周期，这种完全手动来绘制原理图的方式会耗费相当多的人力和时间，已经不适应当前产品快速推向市场的需求。需要一种能快速的尽可能自动化，辅助以少量手动甚至完全自动化绘制原理图的方法和工具，加快产品研发获得时间和资源竞争优势。

技术实现要素：

针对手动绘制原理图耗费人力和时间，无法实时检查绘制错误，可靠性和质量比较低的问题，本发明提出一种全自动或自动和手动结合绘制原理图的方法。除了其他的有利方面之外，所述的全自动或自动和手动结合绘制原理图的方法可以大大减少原理图绘制的人力需求，大大缩短原理图绘制的时间，同时可以实时自动根据相应的信息检查绘制错误，自动修正或提示人工修正，从而快速完成产品设计开发，尽快推向市场，获得时间和资源竞争优势。

本发明提供一种独立的或跟EDA工具相结合，配合使用，进行全自动或自动和手动结合绘制电路原理图的方法，。

本发明提供全自动或自动和手动结合绘制原理图的方法，步骤如下：

以下步骤中涉及到任何自动操作的地方都同时可以支持手动操作，或者自动和手动结合的操作。

(1)利用EDA软件或第三方软件建立器件的包含器件详细信息的原理图库或器件信息库。

(2)以一定规范建立电路原理图方案，此步骤也可以跳过。

(3)电路原理图设计者利用(1)、(2)的器件原理图库或器件信息库或电路原理图方案，或以上几种组合，在EDA工具中或利用第三方工具导入绘制原理图需要的器件和器件的互连关系。

(4)互连关系的导入过程中，可以根据电路原理图方案或原理图库或器件信息库提供的相关信息自动提示互连错误或推荐互连方案。导入过程中也可以不提供此功能。

(5)互连关系导入完成后，根据(1)、(2)提供的信息自动检查相关器件和互连关系，看是否有遗漏、错误或者可以优化的地方，自动提示设计者进行修正或优化；然后检查相关的互连信号是否有信号命名，没有命名的自动提示进行命名。此步骤可以跳过，不用进行检查就开始自动绘图。

(6)自动或自动和手动结合绘制原理图工具开始按照以上步骤确定的互连关系和信号命名、(1)、(2)的器件和方案信息绘制原理图，自动完成相应互连关系的连线和信号命名。必要时，进行适当的手动操作，完成原理图绘制。手动操作过程中，可以根据以上各步骤提供的信息自动实时提醒错误或给出优化信息提示。

(7)原理图绘制完成后，可以自动或手动选择需要输出原理图的各种相关统计信息报告。此步骤可以跳过。

(8)基于以上各步骤信息还可以对完成的原理图进行自动检查，用来检查相关错误或提供优化方案。检查步骤也可以跳过。

以上步骤可能会需要反复迭代，最终完成原理图设计。其中迭代过程也可以自动进行，也可以通过提前设置一定迭代次数实现自动迭代，或者根据某个统计信息阈值进行自动迭代，未达到阈值则进行迭代，达到与阈值后停止迭代。

其中，步骤(1)、(2)所述的器件原理图库、器件信息库、电路原理图方案可以是一个或多个文件，(3)可以支持多个文件同时导入，或者导入前多个文件自动合并为一个文件后导入。

其中，步骤(1)所述的器件信息库载体形式不限，可以是以一定规范的清单形式或者某种语言或规范定义的包含器件详细信息的载体，只要包含器件的详细信息即可。器件信息最好有一定规范，方便自动绘图工具识别，提高自动绘图效率。

其中，步骤(1)所述的器件详细原理图库或器件信息库的信息内容包括但不限于：器件的整体功能属性、器件引脚编号、器件引脚信号名称、器件引脚的输入输出属性、器件引脚电气属性、器件引脚电源属性、器件引脚功能属性、器件手册要求器件引脚的连接需求属性、器件引脚信号互连耦合属性、器件引脚群组属性等用于自动识别引脚各方面信息的属性。器件原理图库或器件信息库可以是包含以上部分或全部内容，也可以包含更多的属性用于表征器件的各方面信息。器件原理图库或器件信息库可以是一个或多个文件。本专利还支持多个文件的自动合并。

其中，步骤(1)所述的器件整体功能属性表明器件按照整体功能划分的类型及组成器件的各模块的功能类型，例如包括：器件通用功能名称，例如CPU(Central Processing Unit，中央处理单元或中央处理器)、FPGA(Field Programmable Gate Array，现场可编程门阵列)、EPLD(Erasable Programmable Logic Device，可擦除的可编程逻辑器件)等，也可以是其他定义的通用功能名称；器件的各功能模块名称，例如：CPU的LocalBus、CPU的以太网功能、CPU的高速接口等，也可以是其他定义的功能模块名称。器件整体功能属性可以部分或全部包括以上内容，且不限于以上内容。

其中，步骤(1)所述的器件引脚编号表明器件引脚的索引编号，例如包括：器件每个引脚的索引编号，例如以数字编号1,2，……等或以字母加数字编号A1，A2，B1……等，也可以是以其他方式的引脚编号，每个编号对应器件的唯一一个引脚。

其中，步骤(1)所述的器件引脚信号名称表明器件引脚对应到器件内部某个具体功能的具体信号：一般是器件手册上给出的器件引脚信号命名，也可以是根据使用者的规范给器件引脚进行信号命名。对于可编程的引脚，可以根据不同的功能进行不同的命名。

其中，步骤(1)所述的器件引脚的输入输出特性表明芯片相应引脚的输入输出特性：例如输入、输出、OD(Open Drain，开漏)门、三态、双向等，可以部分或全部包括且不限于以上表明器件输入输出的其他特性信息。

其中，步骤(1)所述的器件引脚电气属性表明器件引脚的电气特性，例如包括器件的电平特性、驱动能力等，例如电平特性的LVTTL(Low Voltage Transistor-Transistior Logic)，LVCMOS(Low Voltage Complementary Metal Oxide Semiconductor)等，对于输入信号，还包括输入高电平限值，输入低电平门限值等用于表明器件硬件电气特性的信息，对于输出信号，还包括输出高电平的最大和最小值，输出低电平的最大和最小值，等等跟器件引脚电气属性相关的信息。

其中，步骤(1)所述的器件引脚电源属性表明器件引脚的参考电源及相应的电源电压值，例如某个器件引脚A1参考电源是器件的AVDD电源，AVDD电源电压可以是3.3V，也可以说2.5V，诸如此类的电源相关的属性。

其中，步骤(1)所述的器件引脚功能属性表明器件引脚的具体功能，例如器件引脚A2功能为输入参考时钟RefClk，还可以包含对于输入参考时钟频率的要求信息等，用于表明器件引脚具体功能及对信号要求的信息。

其中，步骤(1)所述的器件手册要求的器件引脚连接需求属性一般指器件手册要求的引脚应该如何处理或连接的相关信息，例如引脚要求上拉、下拉或者连接某种特定器件到特定信号等相关信息。

其中，步骤(1)所述的器件引脚信号耦合属性表明外部信号应该如何连接到相应引脚，一般包括交流耦合、直流耦合或特定的电路网络耦合等信息。

其中，步骤(1)所述的器件引脚群组属性表明器件引脚属于某特定功能的其中一个信号，例如引脚A2是Localbus的一根地址线，所有属于localbus地址的引脚可以形成一个地址群组，加上相应的控制、读写、片选、数据信号还可以形成一个localbus群组，也就是说群组可以嵌套，甚至地址群组也可以由几个小群组组成，例如A0-A7为一个低8位地址群组，A 8-A 15为一个高8位地址群组，这些小群组再组合为大群组。同一引脚还可以属于不同的群组。对于总线类型群组，还可以包括总线相关的一些特性信息，例如有线序要求的还可以赋予线序特性，例如大小端特性等。

其中，步骤(1)所述的器件的原理图库和器件信息库并不限于器件手册有明确信号和功能定义的器件，有一些通用的标准的器件，例如RJ45连接器，也可以根据相关标准定义以上相关属性，或者设计者自己定义的通用标准器件，也可以根据规范来定义以上相关属性。

其中，步骤(1)所述的器件信息还可以增加功能模式属性。例如对于器件可编程的引脚、端口或群组，或者有多种模式的引脚、端口或群组，增加功能模式属性，每个功能模式属性下都可以针对其他所有或部分引脚、端口、群组定义一套不同的信息。例如RJ45插座在10M/100M(Million,百万)以太网、1000M以太网或者作为通用连接器三种模式下，各个引脚的命名和功能都有区别。此时可以把10M/100M以太网、1000M以太网或者作为通用连接器三种情况作为功能模式属性来定义其他属性的信息，以便进行区分。

其中，步骤(1)所述的器件信息属性，每个属性还可以提示相关操作指导。例如可能会在指定互连关系或编制电路原理图方案时根据需要提示设计者进行一定的选择。例如RJ45插座在指定互连关系或者编制电路原理图方案时，可能会要求设计者选择工作在哪种功能模式，以便选定相应引脚的属性用于自动原理图绘制和错误检查。

其中，步骤(1)所描述的各种器件引脚属性和信息均是为自动或自动和手动结合绘制原理图服务的，可以使用部分或全部或更多的属性来为原理图绘制服务。

其中，步骤(2)所述的电路原理图方案包括：原理图所用的器件、器件的引脚或端口或模块的功能分配、原理图的页面布局或者根据设计者的规范制定的原理图布局模板信息、器件之间的互连关系等用于自动识别器件功能和互连关系的信息，器件的互连关系可以按照逐个引脚、端口或群组来指定。方案可以是包含以上部分或全部内容，也可以包含比以上内容更多的信息用于自动绘制电路原理图。方案也可以不用包含所有器件的信息，可以只包含一部分器件的相关信息。原理图方案可以是一个或多个文件。本发明专利支持多个方案文件的自动合并。

其中，步骤(2)所述的电路原理图方案是以一定规范建立的电路原理图方案，例如一定的文字或图形规范方式表示的电路方案。电路原理图方案可以是一个或多个文件组成，支持多个文件同时导入，也支持多个文件自动合并为一个文件后导入。

其中，步骤(2)所述的原理图方案所用的器件表示该电路所用到的全部或部分器件信息，器件信息可以包括具体器件规格型号、器件的功能类别信息例如CPU、FPGA等。

其中，步骤(2)所述的器件的引脚或端口或模块的功能分配表示以器件引脚、端口或功能模块为单位指定的功能分配信息，例如器件的localbus可以按照引脚(每个引脚指定功能)、信号类别端口(数据端口组、地址端口组、控制端口组等)、功能模块(整个localbus组包括所有的或部分的数据、地址、控制信号)进行功能分配。

其中，步骤(2)所述的原理图的页面布局或者根据设计者的规范制定的原理图布局模板信息表明设计者期望原理图布局及相关信息，可以利用此信息自动生成原理图页面和相关规范信息用于绘制原理图。

其中，步骤(2)所述的器件之间的互连关系等用于自动识别器件功能和互连关系的信息，可以按照引脚、端口群组、功能模块群组为单位为电路方案中的各器件指定互连关系。互连关系还可以包括互连信号命名。信号命名可以以引进、端口、群组为单位进行，无需逐个信号进行命名。

其中，步骤(3)所述的电路原理图者设计利用导入工具把(1)、(2)的器件原理图库或器件信息库或电路原理图方案，或以上几种组合信息导入到自动绘制原理图工具。导入工具支持每种类型多文件导入，也支持同类文件的自动合并后导入，在EDA工具中直接或利用第三方工具导入绘制原理图需要的器件。导入工具支持逐个器件导入、群组器件导入、按照电路原理图方案导入等多种导入方式，可以自动也可以手动导入，也可以部分导入或全部导入。

其中，步骤(3)所述的互连关系可以包括也可以不包括互连信号的命名。对于不包括信号命名的情况，在导入器件和互连关系过程中，或者在导入完成后，绘制原理图前，自动提示设计者为相关互连信号命名。如果不对互连信号进行命名，通过EDA工具提供的自动信号命名功能命名即可。

其中，步骤(2)所述的方案编制也可以利用(1)的器件信息，进行相关辅助自动绘制原理图操作。例如：自动提示设计者相应的互连建议或互连错误。例如利用相应的器件信息，可以提示两个器件的互连引脚之间是否需要串联或并联其他器件。还可以针对共同的信息统一规范，例如对于器件整体功能统一规范描述，以便互相识别对应。

其中，步骤(3)所述的互连关系导入所述的互连关系指定过程中，也可以根据(1)、(2)的器件信息，进行相关提示。例如自动提示设计者相应的互连建议或互连错误。例如利用相应的器件信息，可以提示两个器件的互连引脚之间是否需要串联或并联其他器件。

其中，步骤(3)所述的互连关系，有些互连关系还可以根据器件信息库或器件原理图库自动进行指定和互连，无需手动指定。例如与可编程引脚或模块或群组相连的器件，尤其是输入输出类信号，只需要把相关器件的引脚、端口或功能模块指定连接到可编程引脚或模块或群组即可，不需要指定可编程引脚或模块的具体引脚或端口。典型的如FPGA的IObank，有3.3V，2.5V等各种不同电压的IOBANK，其他器件要连接到FPGA的3.3V IOBANK的引脚、端口或群组，只需要指定到FPGA的某个3.3V IOBANK即可，不需要指定具体的引脚，由自动绘图工具自动分配FPGA的互连引脚。

其中，步骤(7)所述的统计信息报告，部分或全部包括或不限于总信号数量、总连线数量、自动连接了多少线，多少信号，还有哪些线、哪些信号没有连接等相关统计信息。可以在原理图绘制完成后自动输出相关报告，也可以在绘制完成后手动选择需要输出的相关报告。

其中，以上步骤中器件原理图库的信息、器件信息的属性、电路原理图的方案及其他的一些内容，都可以根据设计者的规范要求、管理需要、质量保障需要，规定一些内容是必须的或不能更改的，一些内容是设计者在设计时可以选的或可以更改的。

本发明所述的自动或自动和手动结合绘制原理图的方法，充分利用了电路设计方案、器件手册、相关标准信息，结合EDA工具或第三方工具或者两者的组合，实现快速绘制原理图，自动检查原理图，大大节省了绘制原理图的时间，减少绘制原理图需要的人力和时间，提升原理图的质量，缩短电路板的开发周期，快速交付产品，获得时间和资源的竞争优势。

附图1：器件信息举例

附图2：表格形式的器件信息库举例

附图3：表格形式的RJ45插座信息清单举例

附图4：图形规范方式的电路原理图方案举例

附图5：原理图绘制功能举例说明

具体实施例

下面结合附图对本发明的较佳实施例子进行进一步详细说明。

以一个包含CPU、存储器DDR(Double Data Rate，内存)、FLASH(闪存)、FPGA、以太网器件、RJ45插座的电路原理图为例来说明本发明的具体实施例子。

步骤1：见附图5，针对设计需要的电路器件，利用第三方工具或EDA软件内嵌工具或功能建立器件信息库130或器件原理图库120，称此功能或工具为库工具100。如附图1、附图2、附图3的示例，是利用第三方工具编辑的器件信息库，以CPU器件和RJ45插座为例，见附图2和附图3。步骤1建立本例子的相关器件的器件信息库或原理图库。自动绘制原理图工具190需要能够自动识别器件信息库或器件原理图库，以提取器件的相关信息。自动绘制原理图功能可以是第三方工具，也可以内嵌到EDA软件中。本例中利用表格建立器件信息库。

步骤2：见附图5，编制电路原理图方案140，利用第三方工具或EDA内嵌工具进行方案编制，称此工具或功能为电路方案工具110，如图4是利用第三方工具编写的电路原理图方案。

步骤3：见附图5,利用EDA软件内嵌工具或第三方工具基于步骤1或步骤2导入器件和互连关系，此工具或功能称为导入工具150。导入工具可以根据电路原理图方案提示设计者选取相应的器件导入，也可以是设计者主动选取相应的器件导入。导入过程中可以自动或手动指定各器件的互连关系及相应的信号命名。

步骤4：见附图5，导入完成后，利用EDA软件内嵌工具或第三方工具进行互连关系和命名的检查，此工具或功能称为自动检查工具220，对于未指定互连关系的引脚或信号命名，提示设计者手动进行指定或命名，见附图5的170。完成后，导入工具会输出互连关系和信号命名表160。

步骤5：见附图5，步骤4完成后，利用EDA软件内嵌工具或第三方工具进行自动或自动和手动结合绘制原理图180。此工具称为自动绘图工具190。自动绘图工具要能够识别库工具、电路方案编制工具、导入工具输出的器件信息、互连关系、信号命名，并据此进行自动绘制器件引脚之间的连线和对信号进行自动命名。

步骤6：见附图5，原理图绘制完成后，设计者还可以手动进行适当的修正。

步骤7：见附图5，修正完成后，可以输出相关的统计信息报告200，此工具称为统计工具210。

步骤8：见附图5，利用EDA软件内嵌工具和第三方工具按照器件库或信息清单、电路原理图方案、导入工具的输出进行检查，输出错误指示、优化指示和相关检查报告，进行自动或手动修正230。此工具或功能称为原理图自动检查工具220。

上述步骤中所有相关的工具都是配合本发明用来实现自动或自动和手动结合绘制原理图功能，当前的EDA软件都不支持以上导入、自动绘图、自动检查功能，这些功能需要根据本发明方法开发实现。这些工功能可以是第三方独立工具，也可以EDA软件内嵌工具完成相应的功能。