技术总结
本实用新型涉及一种基于FPGA True LVDS接口的MIPI接口电路，包括FPGA芯片、MIPI接口接收设备，通过电阻R1连接True LVDS接口的HS_O_P高速信号和LVCMOS12接口的LP_O_P低速信号，电阻R1阻值范围50Ω～150Ω；通过电阻R2连接True LVDS接口的HS_O_N高速信号和LVCMOS12接口的LP_O_N低速信号，电阻R2阻值范围50Ω～150Ω。本实用新型通过True LVDS接口、LVCMOS12接口与外围电阻的优化设计，实现了FPGA与MIPI接口接收设备间发送通路的高效数据传输，具有信号完整性好、传输速率高、功耗小、电阻数量少等特点。
技术研发人员：朱璟辉;高彬;葛庆国
受保护的技术使用者：广东高云半导体科技股份有限公司
文档号码：201620925028
技术研发日：2016.08.23
技术公布日：2017.05.17