一种微控制器及其低功耗EEPROM接口电路的制作方法

本实用新型涉及MCU技术领域，具体是一种微控制器及其低功耗EEPROM接口电路。

背景技术：

微控制器芯片作为一种通用的控制芯片，有着广泛的应用。在一些应用场合中，对微控制器的功耗要求很严格。本实用新型提出一种微控制器及其EEPROM接口电路方案，在芯片中的通过EEPROM接口管理模块对EEPROM存储器进行低功耗的读时序控制，能够节省 EEPROM存储器的功耗，从而使微控制器芯片适用于低功耗应用要求。

技术实现要素：

本实用新型的目的在于提供一种微控制器及其低功耗EEPROM接口电路，以解决上述背景技术中提出的问题。

为实现上述目的，本实用新型提供如下技术方案：

一种微控制器及其低功耗EEPROM接口电路，包括时钟模块、EEPROM存储器、EEPROM 接口控制模块、代码选项模块和微控制器内核，所述微控制器内核分别连接时钟模块和 EEPROM存储器，时钟模块还连接EEPROM存储器，EEPROM存储器还分别连接存储器和代码选项模块。

作为本实用新型的进一步方案：所述EEPROM接口控制模块包括3个延时控制单元、两个反相器和两个与门。

与现有技术相比，本实用新型的有益效果是：本实用新型通过EEPROM接口管理模块对EEPROM存储器进行低功耗的读时序控制，能够节省EEPROM存储器的功耗，从而使微控制器芯片适用于低功耗应用要求。本实用新型还可以通过改变微控制器芯片中延时控制单元的延时控制信息，使方案能够适用于不同类型和不同性能的EEPROM的设计项目，具有适用性广的、实用性强的优点。

附图说明：

图1为本实用新型的整体框图；

图2为EEPROM接口控制模块的方框图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1-2，本实用新型描述一种微控制器及其低功耗EEPROM接口电路，包括时钟模块、EEPROM存储器、EEPROM接口控制模块、代码选项模块和微控制器内核，所述微控制器内核分别连接时钟模块和EEPROM存储器，时钟模块还连接EEPROM存储器，EEPROM存储器还分别连接存储器和代码选项模块。

EEPROM接口控制模块包括3个延时控制单元、两个反相器和两个与门。

本方案的工作原理:如图1所示。微控制器内部包括时钟模块(CLOCK)、EEPROM存储器、EEPROM接口控制模块(EEPROM_INTF)、代码选项模块(OPTION)、微控制器内核 (MCU_CORE)。时钟模块(CLOCK)负责产生芯片工作所需要的工作时钟。当微控制器内核请求读取存储于EEPROM中某一地址对应的内容时，微控制器内核(MCU_CORE)输出有效的读EEPROM请求信号(e2c_rd)，同时输出对应的读地址信号(e2c_adr)。当EEPROM 接口控制模块(EEPROM_INTF)检测到有效的读EEPROM请求信号(e2c_rd)时，将产生EEPROM 存储器所需的低功耗接口时序，从EEPROM中把相应地址单元的值读回，并且将读回的值 (e2c_din)输送到微控制器内核(MCU_CORE)。代码选项模块(OPTION)负责对芯片全局性配置进行控制。在本设计中，这些全局性配置控制信息包括用于控制芯片中EEPROM 接口模块中的各延时控制单元的延时控制信息(dly_ctrl1、dly_ctrl2、dly_ctrl3)。

EEPROM接口控制模块(EEPROM_INTF)负责管制管理读EEPROM存储器所需的接口时序。 EEPROM接口控制模块读EEPROM的时序模型如图2所示。e2c_cs为EEPROM存储器的选通信号；e2c_rd为EEPROM读请求脉冲信号；e2c_adr为EEPROM读请求地址信号；e2c_dout 为EEPROM读返回数据信号。读EEPROM时，接口时序必须要满足EEPROM存储器的选通信号(e2c_cs)相对于EEPROM读请求脉冲信号(e2c_rd)的建立时间的要求，同时还要满足 EEPROM存储器的选通信号(e2c_cs)相对于EEPROM读请求脉冲信号(e2c_rd)的保持时间的时序要求。读EEPROM存储器操作涉及到EEPROM存储的三种功耗模式。当EEPROM存储器的选通信号为低电平状态(e2c_cs＝0)时，EEPROM存储器处于standby模式。当EEPROM存储器的选通信号为高有效状态(e2c_cs＝1)且EEPROM读请求脉冲信号为低电平状态 (e2c_rd＝1)时，EEPROM存储器处于read模式。当EEPROM存储器的选通信号为高有效状态(e2c_cs＝1)且EEPROM读请求脉冲信号为低电平状态(e2c_rd＝0)时，EEPROM存储器处于static模式。不同的IP提供商提供的EEPROM存储器的在功耗、性能上有差别。EEPROM 处于standby模式时，功耗最少。static模式的功耗要比standby模式大，比read模式功耗小。在微控制器芯片设计中，为了有利于芯片中数字逻辑的设计，微控制器内核工作时钟(clk_core)的占空比一般为50％。在一般的微控制器芯片的设计中，当微控制器处于运行状态时，会将EEPROM存储器的选通信号一直保持为高有效状态，同时使用微控制器内核工作时钟(clk_core)作为EEPROM读请求脉冲信号(e2c_rd)。在这种设计方案里，当微控制器处于运行状态时，EEPROM存储器交替处于功耗较高的read模式与static 模式。

EEPROM接口控制模块的设计原理如图2所示。EEPROM接口管理模块根据代码选项模块(OPTION)传输过来的延时控制单元的延时控制信息(dly_ctrl1、dly_ctrl2、 dly_ctrl3)对EEPROM接口控制模块(EEPROM_INTF)中延时单元的输出延时进行控制。微控制器内核时钟clk_core经过延时控制单元1(DELAY_CELL_1)后，输出一次延时信号 clk_core_dly1，一次延时信号clk_core_dly1相对于微控制器内核时钟clk_core的延时时间为dly1，可以通过延时控制信息(dly_ctrl1)对延时时间为dly1进行调控。一次延时信号clk_core_dly1经过延时控制单元2(DELAY_CELL_2)后，输出二次延时信号 clk_core_dly2，二次延时信号clk_core_dly2相对一次延时信号clk_core_dly1的延时时间为dly2，可以通过延时控制信息(dly_ctrl2)对延时时间为dly2进行调控。二次延时信号clk_core_dly2经过延时控制单元3(DELAY_CELL_3)后，输出三次延时信号clk_core_dly3，三次延时信号clk_core_dly3相对二次延时信号clk_core_dly2的延时时间为dly3，可以通过延时控制信息(DELAY_CELL_3)对延时时间为dly3进行调控。如图2所示，二次延时信号clk_core_dly2经过反相器取反后，与微控制器内核时钟 clk_core一起连接到两输入与门的输入端，与门的输出信号作为读EEPROM存储器的读请求脉冲信号(e2c_rd)来驱动EEPROM存储器接口。三次延时信号clk_core_dly3经过反相器取反后，与微控制器内核时钟clk_core一起连接到两输入与门的输入端，与门的输出信号作为EEPROM存储器的选通信号(e2c_cs)来驱动EEPROM存储器接口。通过改变延时控制信息(dly_ctrl1、dly_ctrl2、dly_ctrl3)对EEPROM接口控制模块(EEPROM_INTF) 中延时单元的输出延时进行控制，可以使读请求脉冲信号(e2c_rd)满足脉宽大于最小脉宽时长的要求，同时使其脉宽尽量更小，可以使在读取EEPROM存储器过程中，EEPROM存储器只在相对较短的时间里处于功耗相对较高的read功耗模式。并且，通过在读取EEPROM 存储器的数据成功返回后，将EEPROM存储器的选通信号(e2c_cs)关闭，从而使EEPROM 存储器只在相对较短的时间里处于功耗相对较高的static功耗模式，其余时间里，EEPROM 存储器都处于功耗相对较低的standby功耗模式，因此可以大大降低微控制器的功耗。