1.一种微处理器运行时鉴权保护电路，其特征在于包括有：
一作为主控的微处理器芯片（CPU）；
一组通信存储器芯片；
一组串联电阻；
一单端口通信存储器芯片的电源和IO端口复用引脚通过串联电阻后，连接到主控微处理器芯片在主应用电路中剩余闲置下来的通用GPIO引脚上。
2.如权利要求1所述的微处理器运行时鉴权保护电路，其特征在于：所述微处理器芯片是带有通用IO接口的任何CPU内核芯片，且采取只用一个GPIO引脚连接一路单端口通信存储器芯片的接线方式。
3.如权利要求1所述的微处理器运行时鉴权保护电路，其特征在于：所述的一组通信存储器芯片采用四路单端口通信存储器芯片，作为主控的微处理器芯片的GPIO端口依次通过串接四个电阻（R1、R2、R3、R4）后，分别顺次连接到单端口通信存储器芯片（U1、U2、U3、U4）的第一引脚上，这些单端口通信存储器芯片（U1、U2、U3和U4）的第二引脚悬空不接，这些单端口通信存储器芯片（U1、U2、U3和U4）的第三引脚统一接地。
4.如权利要求3所述的微处理器运行时鉴权保护电路，其特征在于：所述的单端口通信存储器芯片采用美国Atmel公司的双引脚自供电串行EEPROM存储器（AT21CS11）。