具有PCIE和USB接口的复数加乘运算装置的制作方法

本实用新型属于用于通过计算求函数值的设备或装置技术领域，具体涉及到一种具有PCIE和USB接口的复数加乘运算装置。

背景技术：

PCI Express是一种点对点串行连接的设备连接方式。PCI Express总线支持双向传输模式；PCI Express总线的传输速度为250MB/s～4GB/s；与此同时，PCI Express设备能够支持热拔插以及热交换特性等。PCI Express总线广泛应用于个人电脑扩展，片上系统扩展等。复数是高等数学必学的内容。在复数学习中，常常将复数与复平面对应起来，使复数的应用进一步延伸。而复数的学习中，少不了复数加乘运算。通过比较复数加乘运算执行效率，能使学生产生新的认识，进一步提高创新能力。目前，对于复数的加乘运算主要依靠嵌入式来实现：首先必须要有嵌入式的硬件平台；其次需要嵌入式的应用程序，在程序中实现复数的加乘运算。这种复数的加乘运算技术手段存在一些不足：电路复杂，使用的元器件较多；成本较高，用到嵌入式硬件；不具有高速数据传输及高速数据处理能力。

技术实现要素：

本实用新型所要解决的技术问题在于克服上述复数计算设备的不足,提供一种设计合理、结构简单、外围元器件少、成本低、具有多种对外接口、便于与外围设备联网的具有PCIE和USB接口的复数加乘运算装置。

解决上述技术问题采用的技术方案是：具有：对装置进行控制的FPGA电路；PCI Express电路；该电路的输出端接FPGA电路的输入端；USB驱动电路，该电路的输入端接FPGA电路的输出端。

本实用新型的FPGA电路为：集成电路U1的29脚～27脚、25脚～21脚、19脚、17脚、16脚、14脚、12脚、10脚～7脚、99脚、98脚、94脚、93脚接PCI Express电路，集成电路U1的87脚接晶振Y1的4脚，集成电路U1的15脚、62脚、73脚、4脚接连接器J1的1脚～4脚，集成电路U1的68脚、69脚、71脚、72脚、76脚、77脚、79脚～81脚、83脚～85脚接USB驱动电路，集成电路U1的82脚、66脚、51脚、34脚、18脚、3脚、39脚、91脚接3V电源，集成电路U3的11脚、26脚、33脚、43脚、53脚、59脚、65脚、74脚、78脚、95脚、86脚、38脚接地，晶振Y1的3脚接地、1脚接3V电源，连接器J1的5脚接地；集成电路U1的型号为EPM3128ATI100-10N，晶振Y1的型号为JHY50M。

本实用新型的USB驱动电路为：集成电路U2的17脚接电容C1的一端、19脚通过电阻R1接5V电源和电容C2的一端、15脚通过电阻R2接连接器USB1的3脚、16脚通过电阻R3接连接器USB1的2脚、12脚通过电阻R4接5V电源、20脚接5V电源、4脚接3V电源，集成电路U2的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的68脚、69脚、71脚、72脚、76脚、77脚、79脚～81脚、83脚～85脚，集成电路U2的26脚、21脚、18脚、7脚、25脚接地，电容C1和电容C2的另一端接地，连接器USB1的1脚接5V电源、4脚～6脚接地；集成电路U2型号为FT245RL。

本实用新型的PCI Express电路为：集成电路U3的21脚和20脚接集成电路U4的1脚和2脚、17脚接晶振Y2的一端和电容C3的一端、18脚接晶振Y2的另一端和电容C4的一端、62脚通过电阻R5接地、63脚通过电阻R6接地、11脚和12脚接连接器P1的25脚和24脚、15脚接电容C5的一端、14脚接电容C6的一端、5脚和6脚接连接器P1的19脚和18脚、10脚通过电阻R7接地、1脚接电容C7的一端和连接器P1的13脚，集成电路U3的39脚～46脚、57脚～60脚、26脚～22脚、27脚、50脚、53脚、34脚依次接集成电路U1的29脚～27脚、25脚～21脚、19脚、17脚、16脚、14脚、12脚、10脚～7脚、99脚、98脚、94脚、93脚，集成电路U3的2脚、19脚、49脚接3V电源，集成电路U3的4脚、32脚、47脚、7脚、13脚接1.8V电源，集成电路U3的3脚、8脚、9脚、16脚、33脚、48脚、56脚、61脚接地，集成电路U4的3脚接3V电源、地端接地，电容C3、电容C4、电容C7的另一端接地，连接器P1的22脚接电容C5的另一端、21脚接电容C6的另一端、12脚和14脚以及15脚接3V电源，连接器P1的1脚、16脚、17脚、20脚、23脚、26脚接地；集成电路U3的型号为CH382L、集成电路U4的型号为AT24C02。

由于本实用新型采用了FPGA电路、USB驱动电路、PCI Express电路，FPGA电路接收到外部传来的复数操作数数据，PCI Express电路局部总线的控制及转换逻辑启动，产生复数操作数，并将其送入复数加乘运算逻辑的输入端，FPGA电路启动并口通信的控制逻辑,将复数运算的结果数据发送出去，本装置具有设计合理、结构简单、外围元器件少、成本低、具有多种对外接口、便于与外围设备联网等优点，可推广应用到复数运算领域。

附图说明

图1是本实用新型的电气原理方框图。

图2是图1中FPGA电路和USB驱动电路的电子线路原理图。

图3是图1中PCI Express电路的电子线路原理图。

具体实施方式

下面结合附图和实施例对本实用新型做进一步详细说明，但本实用新型不限于这些实施例。

实施例1

在图1中，本实用新型具有PCIE和USB接口的复数加乘运算装置由FPGA电路、USB驱动电路、PCI Express电路连接构成，PCI Express电路的输出端接FPGA电路的输入端、FPGA电路的输出端接USB驱动电路的输入端。

在图2中，本实施例的FPGA电路由集成电路U1、晶振Y1、连接器J1连接构成，集成电路U1的型号为EPM3128ATI100-10N，晶振Y1的型号为JHY50M。集成电路U1的29脚～27脚、25脚～21脚、19脚、17脚、16脚、14脚、12脚、10脚～7脚、99脚、98脚、94脚、93脚接PCI Express电路，集成电路U1的87脚接晶振Y1的4脚，集成电路U1的15脚、62脚、73脚、4脚接连接器J1的1脚～4脚，集成电路U1的68脚、69脚、71脚、72脚、76脚、77脚、79脚～81脚、83脚～85脚接USB驱动电路，集成电路U1的82脚、66脚、51脚、34脚、18脚、3脚、39脚、91脚接3V电源，集成电路U3的11脚、26脚、33脚、43脚、53脚、59脚、65脚、74脚、78脚、95脚、86脚、38脚接地，晶振Y1的3脚接地、1脚接3V电源，连接器J1的5脚接地。

在图2中，本实施例的USB驱动电路由集成电路U2、电阻R1～电阻R4、电容C1、电容C2、连接器USB1连接构成，集成电路U2型号为FT245RL。集成电路U2的17脚接电容C1的一端、19脚通过电阻R1接5V电源和电容C2的一端、15脚通过电阻R2接连接器USB1的3脚、16脚通过电阻R3接连接器USB1的2脚、12脚通过电阻R4接5V电源、20脚接5V电源、4脚接3V电源，集成电路U2的14脚、13脚、22脚、23脚、6脚、10脚、9脚、2脚、11脚、3脚、5脚、1脚依次接集成电路U1的68脚、69脚、71脚、72脚、76脚、77脚、79脚～81脚、83脚～85脚，集成电路U2的26脚、21脚、18脚、7脚、25脚接地，电容C1和电容C2的另一端接地，连接器USB1的1脚接5V电源、4脚～6脚接地。

在图3中，本实施例的PCI Express电路由集成电路U3、集成电路U4、电阻R5～电阻R7、电容C3～电容C7、连接器P1、晶振Y2连接构成，集成电路U3的型号为CH382L、集成电路U4的型号为AT24C02。集成电路U3的21脚和20脚接集成电路U4的1脚和2脚、17脚接晶振Y2的一端和电容C3的一端、18脚接晶振Y2的另一端和电容C4的一端、62脚通过电阻R5接地、63脚通过电阻R6接地、11脚和12脚接连接器P1的25脚和24脚、15脚接电容C5的一端、14脚接电容C6的一端、5脚和6脚接连接器P1的19脚和18脚、10脚通过电阻R7接地、1脚接电容C7的一端和连接器P1的13脚，集成电路U3的39脚～46脚、57脚～60脚、26脚～22脚、27脚、50脚、53脚、34脚依次接集成电路U1的29脚～27脚、25脚～21脚、19脚、17脚、16脚、14脚、12脚、10脚～7脚、99脚、98脚、94脚、93脚，集成电路U3的2脚、19脚、49脚接3V电源，集成电路U3的4脚、32脚、47脚、7脚、13脚接1.8V电源，集成电路U3的3脚、8脚、9脚、16脚、33脚、48脚、56脚、61脚接地，集成电路U4的3脚接3V电源、地端接地，电容C3、电容C4、电容C7的另一端接地，连接器P1的22脚接电容C5的另一端、21脚接电容C6的另一端、12脚和14脚以及15脚接3V电源，连接器P1的1脚、16脚、17脚、20脚、23脚、26脚接地。

本实用新型的工作原理如下：

系统上电，集成电路U1电路开始初始化工作：其中包括PCI Express局部总线控制逻辑，两个复数加法运算逻辑，1个复数乘法运算逻辑，并口控制逻辑电路。与此同时，集成电路U3开始配置化工作，完成PCI Express总线到串口配置工作。此后，电路接入正常的工作状态。

首先，主控设备发送16字节的数据，数据信号从连接器P1的24脚、25脚输出，输入到集成电路U3，经过集成电路U3的总线转换处理，从集成电路U3的50脚输出，输入到集成电路U1的98脚。

其次，集成电路U1接收16字节的复数数据，并启动复数运算，先进行复数加法运算，16字节的复数数据输入，执行复数加法运算，得到2个4字节复数加法的结果；然后，2个加法的结果再执行复数乘法运算，得到乘法运算的结果。

最后，集成电路U3启动并口的控制逻辑,控制信号从集成电路U1的72脚输出，输入到集成电路U2的23脚，集成电路U2接收到此控制信号，提示USB外设接收复数加乘运算结果。其中，数据信号从集成电路U1的76脚、77脚、79～81脚、83～85脚输出，输入到集成电路U2的1脚～3脚、5脚、6脚、9脚～11脚，经过集成电路U2的转换处理，从集成电路U2的15脚、16脚输出，经过电阻R2、电阻R3，输出到连接器USB1的2脚、3脚，从连接器USB1输出复数加乘运算结果。