本发明有关于一种数据传输速率控制方法，以避免装置因过高的功率耗损而产生温度过高的问题。
背景技术：
随着数据储存装置的科技在近几年快速地成长，许多数据储存装置，如符合sd/mmc规格、cf规格、ms规格与xd规格的记忆卡、固态硬碟、内嵌式存储器(embeddedmultimediacard，缩写为emmc)以及通用快闪存储器(universalflashstorage，缩写为ufs)已经广泛地被应用在多种用途上。因此，在这些数据储存装置上，有效的存取控制也变成一个重要的议题。
为了提高数据储存装置的存取效能，本发明提出一种新的传输速率控制方法，不仅可有效节省功率耗损，也可有效避免装置因过高的功率耗损而产生温度过高的问题。
技术实现要素：
本发明提出一种主机装置，透过一既定介面耦接至一数据储存装置，包括处理器与温度感应装置。温度感应装置，用以感应环境温度，以取得一感应温度，并且将感应温度提供给处理器。当处理器判断感应温度大于一高温临界值时，处理器根据下一笔需读取自或写入至数据储存装置的数据所需要的一数据处理速率调整既定介面的一数据传输速率。
本发明另提出一种数据传输速率控制方法，用以控制一数据储存装置的一数据传输速率，包括：感应环境温度，以取得一感应温度；以及判断该感应温度是否大于一高温临界值，其中当该感应温度大于该高温临界值时，根据下一笔需读取自或写入至该数据储存装置的数据所需要的一数据处理速率调整该数据传输速率。
附图说明
图1a显示了根据本发明的之一实施例所述的电子装置范例方块图。
图1b显示了根据本发明的另一实施例所述的电子装置范例方块图。
图2显示了根据本发明的一实施例所述的设定数据传输速率的封包讯息流程。
图3显示了根据本发明的之第一方面实施例所述的数据传输速率控制方法流程图。
图4显示了根据本发明的第二方面实施例所述的数据传输速率控制方法流程图。
图5显示了根据本发明的第三方面实施例所述的数据传输速率控制方法流程图。
符号说明
100～数据储存装置；
110a、110b～控制器；
111、rom～只读存储器；
112、sram～静态随机存取存储器；
120～存储器装置；
200～主机装置；
210～处理器；
220～温度感应装置；
230～直接存储器存取装置；
240、dram～动态随机存取存储器；
250～信号处理装置；
251～数位信号处理器；
252～多媒体信号处理器；
253～通讯单元；
300a、300b～电子装置；
pacp_pwr_req～电源模式改变请求封包；
pacp_pwr_cnf～电源模式改变确认封包；
tx～传送路径；
rx～接收路径。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合附图，作详细说明如下。目的在于说明本发明的精神而非用以限定本发明的保护范围，应理解下列实施例可经由软件、硬件、固件、或上述任意组合来实现。
图1a显示了根据本发明的一实施例所述的电子装置范例方块图。电子装置300a可包括数据储存装置100与主机装置200。数据储存装置100可包括控制器110a与存储器装置120。控制器110a可包括只读存储器(rom)111与静态随机存取存储器(staticrandomaccessmemory，缩写为sram)112。存储器装置120可包括一或多个非挥发性存储器，例如，快闪存储器。
主机装置200可至少包括处理器210、温度感应装置220、直接存储器存取(dma)装置230、动态随机存取存储器(dynamicrandomaccessmemory，缩写为dram)240以及信号处理装置250。温度感应装置220用以感应环境温度，以取得一感应温度，并且将感应温度提供给处理器210。直接存储器存取装置230与dram240耦接至数据储存装置100，用以搬运或暂存欲写入或读取自数据储存装置100的数据。信号处理装置250可包含多个用以执行信号处理的不同装置，例如，数位信号处理器251、多媒体信号处理器252、以及一或多个通讯单元253。通讯单元253可提供有线或无线通讯的服务。通讯单元253可包括例如，一无线收发机、一天线模块以及一调制解调器(modem)(图未示)，用以依循一既定通讯规格提供有线或无线通讯的服务。处理器210用以控制主机装置200所包含的各元件的运作。
主机装置200与数据储存装置100可透过一既定介面相互连接。例如，当数据储存装置100包含一或多个通用快闪存储器(universalflashstorage，缩写为ufs)时，主机装置200与数据储存装置100可透过ufs介面相互连接。ufs介面可包括如图1a所示的用以将指令及数据传送至数据储存装置100的一传送路径tx与用以自数据储存装置100接收指令及数据的一接收路径rx。
图1b显示了根据本发明的另一实施例所述的电子装置范例方块图。于此实施例中，sram112被配置于控制器110b外部，并且耦接至控制器110b。
值得注意的是，为简化说明，图1a图1b仅显示与本发明相关的元件，并且图1a与图1b仅显示多种可应用本发明的架构的其中两种。然而，本发明的实施并不仅限于图1a与图1b所示的元件与架构。此外，于上述实施例中，电子装置300a及电子装置300b可为移动装置，例如智慧型手机、智慧型手表或平板，但不以此为限。
如上述，主机装置200与数据储存装置100可透过既定介面(例如，ufs介面)相互连接。主机装置200可传送一电源模式改变请求封包至数据储存装置100，用以设定既定介面之一数据传输速率。
图2显示了根据本发明的一实施例所述的设定数据传输速率的封包讯息流程。由主机装置端(例如，由处理器210)透过既定介面传送一电源模式改变请求封包pacp_pwr_req至数据储存装置。接收到电源模式改变请求封包pacp_pwr_req后，数据储存装置端(例如，由控制器110a或110b)透过既定介面回应一电源模式改变确认封包pacp_pwr_cnf至主机装置端。待此流程结束后，主机装置与数据储存装置便可应用电源模式改变请求封包内所指示的数据传输速率进行数据传输。
根据本发明的一实施例，数据传输速率可包含由主机装置端将数据传送至数据储存装置端的一传送速率以及由主机装置端自数据储存装置接收数据的一接收速率。电源模式改变请求封包可至少包含用以设定传送速率的一传送速率栏位txgear，以及设定接收速率的一接收速率栏位rxgear。
根据本发明的一实施例，ufs介面的传送/接收速率由两个模式所定义，包含电源改变模式(pwm)与高速(hs)模式。pwm模式进一步定义了8个速率档位，包含pwm_g0～pwm_g7。其中pwm_g0档位定义的最大传送/接收速率为3百万位元/秒，最小传送/接收速率为0.01百万位元/秒，pwm_g1档位定义的最大传送/接收速率为9百万位元/秒，最小传送/接收速率为3百万位元/秒，pwm_g2档位定义的最大传送/接收速率为18百万位元/秒，最小传送/接收速率为6百万位元/秒，pwm_g3档位定义的最大传送/接收速率为36百万位元/秒，最小传送/接收速率为12百万位元/秒，pwm_g4档位定义的最大传送/接收速率为72百万位元/秒，最小传送/接收速率为24百万位元/秒，pwm_g5档位定义的最大传送/接收速率为144百万位元/秒，最小传送/接收速率为48百万位元/秒，pwm_g6档位定义的最大传送/接收速率为288百万位元/秒，最小传送/接收速率为96百万位元/秒，pwm_g7档位定义的最大传送/接收速率为576百万位元/秒，最小传送/接收速率为192百万位元/秒。
hs模式进一步定义了6个速率档位，包含hs-g1～hs-g3，a系列以及hs-g1～hs-g3，b系列。其中hs-g1a系列定义的传送/接收速率为1248百万位元/秒，hs-g1b系列定义的传送/接收速率为1457.6百万位元/秒，hs-g2a系列定义的传送/接收速率为2496百万位元/秒，hs-g2b系列定义的传送/接收速率为2915.2百万位元/秒，hs-g3a系列定义的传送/接收速率为4992百万位元/秒，hs-g3b系列定义的传送/接收速率为5830.4百万位元/秒。
于现今的通常设计中，于电子装置(例如，电子装置300a或300b)或主机装置(例如，主机装置200)开机时，处理器210便会将主机装置200与数据储存装置100之间的数据传输速率设定为数据储存装置100可支持的一最高数据传输速率。以ufs介面为例，数据传输速率会被设定到hs-g3b系列的档位，用以提供最高速的数据传输速率。因此，于现今的通常设计中，数据传输速率初始地或预设地就被设定为数据储存装置100可支持的最高数据传输速率，并且于最初被设定后，数据传输速率便不会再被调整。
然而，并非所有的数据传输都需要以最高数据传输速率进行。因此，这样的设计将产生不必要的功率耗损，还有可能因电子元件的高速运作而导致电子装置或主机装置的温度上升，过高的温度亦可能造成电子元件损坏或缩短电子元件寿命。因此，于本发明的实施例中，提出多种数据传输速率控制方法，改善先前设计的缺陷，减少电子装置或主机装置的耗电量，使得电能可保留给电子装置或主机装置系统内其他装置或元件使用，更进一步提高系统运作效能，且亦可避免电子装置或主机装置产生温度过高的问题。
根据本发明的一第一方面实施例，处理器210可根据温度感应装置220所感应到的温度调整于主机装置200与数据储存装置100之间用以传输数据的数据传输速率。更具体的说，于数据传输速率初始地或预设地就被设定为数据储存装置100可支持的最高数据传输速率的设计中，当主机装置200的处理器210判断感应温度大于一高温临界值时，处理器210根据下一笔需读取自或写入至该数据储存装置的数据所需要的一数据处理速率调整既定介面的一数据传输速率。
图3显示了根据本发明的第一方面实施例所述的数据传输速率控制方法流程图。首先，由温度感应装置220感应环境温度，以取得一感应温度(步骤s302)。接着，处理器210判断感应温度是否大于一高温临界值(步骤s304)。若是，处理器210根据下一笔需读取自或写入至数据储存装置的数据所需要的一数据处理速率调整数据传输速率(步骤s306)。若否，则处理器210可暂时不调整数据传输速率。值得注意的是，于本发明的其他实施例，于感应温度不大于高温临界值时，处理器210亦可根据其他因素调整数据传输速率，以下将做更详细的说明。
根据本发明的一实施例，电子装置或主机装置系统内的数据可根据接收或处理该数据的硬件设备的规格、使用该数据的软件任务内容、该数据的数据格式、该数据的应用方式、该数据的预定被使用或处理的时间、使用或处理该数据的速率、或使用者喜好等因素，被定义出其所需要的数据处理速率。所需要的数据处理速率可以是一个特定速率或一个特定速率范围，所述的速率范围可由一最低传输速率与一最高传输速率所定义，例如，1百万位元/秒～3百万位元/秒。
举例而言，多媒体数据可根据其影像解析度、数据格式与编码器/解码器的数据处理速率被定义其所需要的数据处理速率。由于过低的数据处理速率可能会产生画面停顿等结果，导致使用者感受不佳，因此，特定速率或最低传输速率必须被定义为至少高于其编码器/解码器可顺畅处理数据且影像可顺畅地被拨放而不会产生画面停顿的速率。
当感应温度大于一高温临界值时，处理器210可根据特定速率或特定速率范围设定或调整目前于主机装置200与数据储存装置100之间传输数据所使用之数据传输速率。举例而言，当既定介面为ufs介面时，处理器210可根据特定速率或特定速率范围自上述的14个档位中选择最接近特定速率或可满足特定速率范围的一个档位。于此，可满足系指所选择的档位所支持的数据传输速率不小于特定速率或最低传输速率，或者落于特定速率范围内。
举另一例而言，处理器210可根据特定速率或特定速率范围降低目前所使用的数据传输速率。举又另一例而言，处理器210可根据该数据所需的最低传输速率降低目前所使用的数据传输速率。举又另一例而言，直接将数据传输速率设定为该数据所需的特定速率或最低传输速率，或最接近特定速率或最低传输速率的一数值。
根据本发明的一第二方面实施例，处理器210可不初始地或预设地将数据传输速率设定为数据储存装置100可支持的最高数据传输速率，而是根据欲读取自或写入至数据储存装置100的数据所需要的一数据处理速率动态调整于主机装置200与数据储存装置100之间传输数据的既定介面所使用的数据传输速率。
图4显示了根据本发明的第二方面实施例所述的数据传输速率控制方法流程图。首先，处理器210决定欲读取自或写入至数据储存装置的数据所需要的一数据处理速率(步骤s402)。所需要的数据处理速率可以是预先定义好的，例如，预先根据上述接收或处理该数据的硬件设备的规格、使用该数据的软体任务内容、该数据的数据格式、该数据的应用方式、该数据的预定被使用或处理的时间、使用或处理该数据的速率、或使用者喜好等因素事先于撰写软体程序时被定义。所需要的数据处理速率可以是一个特定速率或一个特定速率范围，所述的速率范围可由一最低传输速率与一最高传输速率所定义，例如，1百万位元/秒～3百万位元/秒。
此外，所需要的数据处理速率也可以是由处理器210动态或即时根据上述因素以一特定演算法决定。接着，处理器210根据欲读取自或写入至数据储存装置的数据所需要的数据处理速率动态调整数据传输速率(步骤s404)。举例而言，当既定介面为ufs介面时，处理器210可根据特定速率或特定速率范围自上述的14个档位中选择最接近特定速率或可满足特定速率范围的一个档位。于此，可满足是指所选择的档位所支持的数据传输速率不小于特定速率或最低传输速率，或者落于特定速率范围内。举另一例而言，处理器210可直接根据该数据所需的特定速率或最低传输速率设定数据传输速率。例如，处理器210直接将数据传输速率设定为该数据所需的特定速率或最低传输速率，或设定为最接近特定速率或最低传输速率的一数值。
根据本发明的一实施例，处理器210可定期驱动如图4所示的数据传输速率控制方法，或者根据事件驱动如图4所示的数据传输速率控制方法。所述的事件可以是例如，当处理器210接收到存取数据储存装置100的请求、当感应温度高于或低于高温临界值等。
根据本发明的一实施例，当感应温度不同时，主机装置200与数据储存装置100之间传输数据的既定介面所使用的数据传输速率可被设定为不同的数值。此外，根据本发明的一实施例，当不同数据需要不同的数据处理速率时，主机装置200与数据储存装置100之间传输数据的既定介面所使用的数据传输速率可被设定为不同的数值。
根据本发明的一第三方面实施例，处理器210可根据数据传输频宽需求或是数据是否有即刻需要被处理的需求决定或调整主机装置200与数据储存装置100之间传输数据的既定介面所使用的数据传输速率。此外，处理器210亦可根据上述判断依据的任意组合决定或调整主机装置200与数据储存装置100之间传输数据的既定介面所使用的数据传输速率。
图5显了示根据本发明的第三方面实施例所述的数据传输速率控制方法流程图。首先，由温度感应装置220感应环境温度，以取得一感应温度(步骤s502)。接着，处理器210判断感应温度是否大于一高温临界值(步骤s504)。若是，则处理器210进一步判断是否因数据传输造成高温(步骤s506)。若否，则处理器210直接根据下一笔需读取自或写入至数据储存装置的数据所需要的一数据处理速率调整数据传输速率(步骤s508)。举例而言，于数据传输速率初始地或预设地就被设定为数据储存装置100可支持的最高数据传输速率的设计中，可根据下一笔数据所需要的数据处理速率预先调降数据传输速率，以避免温度再度升高。
若因数据传输造成高温，或者感应温度并不大于高温临界值时，则处理器210进一步判断下一笔数据的传输频宽需求是否大于一频宽临界值(步骤s510)。若否，则处理器210进一步判断下一笔数据是否有即刻需要被处理的需求(步骤s512)。若无即刻需要被处理的需求，则处理器210直接根据下一笔需读取自或写入至数据储存装置的数据所需要的一数据处理速率调整数据传输速率(步骤s514)，或者，处理器210可直接调降数据传输速率，以避免温度再度升高。举例而言，处理器210可根据下一笔数据所需要的数据处理速率预先调降数据传输速率，以避免温度再度升高。
若下一笔数据的传输频宽需求大于频宽临界值，或者下一笔数据有即刻需要被处理的需求，则处理器210可不调整目前数据传输速率(例如，于感应温度已大于高温临界值且因数据传输造成高温时)，或者亦可调高目前数据传输速率，以提高数据传输效能(例如，于感应温度不大于高温临界值时)。
根据本发明的一实施例，处理器210可根据目前数据停留在dram240或其他暂存器内的时间长短决定(或预测)下一笔是否为即刻需要被处理/使用的数据。举例而言，当目前数据停留在dram240或其他暂存器内的时间短于1秒时，处理器210可预测下一笔数据亦有即刻需要被处理的需求。根据本发明的另一实施例，处理器210可根据下一笔数据的传送目的地地址决定(或预测)下一笔是否为即刻需要被处理/使用的数据。举例而言，当下一笔数据的传送目的地地址指向多媒体信号处理器252的内部暂存器时，处理器210可预测下一笔数据有即刻需要被处理的需求。根据本发明的又另一实施例，处理器210可根据下一笔数据的用途决定(或预测)下一笔是否为即刻需要被处理/使用的数据。举例而言，当需要此数据的应用程序或硬件装置属于会需要大量数据进行运算或处理的应用程序或硬体装置，处理器210可预测下一笔数据有即刻需要被处理的需求。
如上述，本发明提出多种数据传输速率控制方法，改善先前设计的缺陷，减少电子装置或主机装置的耗电量，使得电能可保留给电子装置或主机装置系统内其他装置或元件使用，更进一步提高系统运作效能，且亦可避免电子装置或主机装置产生温度过高的问题。
本发明说明书中"耦接"一词泛指各种直接或间接的电性连接方式。本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任何熟悉本技术领域者，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当由权利要求书界定为准。