由两个或更多处理器共享的存储设备和包括其的系统的制作方法

对相关申请的交叉引用

本申请要求于2016年5月20日提交的韩国专利申请no.10-2016-0062392的优先权，其全部内容通过引用整体并入本文。

本发明构思的各种示例实施例涉及存储设备、存储设备系统、操作存储设备的方法和/或用于操作存储设备的非暂时性计算机可读介质，并且更具体地涉及由至少两个处理器共享的存储设备及其刷新方法。

背景技术：

在诸如智能电话和平板个人计算机(pc)的典型移动设备中，应用处理器(ap)和连接性处理器(cp)被实现为作为两芯片架构的分离的集成电路(ic)芯片。在两芯片架构中，需要与用于cp的存储设备分离的用于ap的存储设备。换句话说，在两芯片架构中为两个芯片提供分离的存储器(例如，ram)。

近来，已经提出了将ap和cp集成到单个ic芯片中的单芯片架构，例如作为片上系统(soc)的一部分。在单芯片架构中，cp嵌入在ap内，并且由ap和cp共享单个存储设备(例如，ram)。

就提供减小的大小(例如，硅晶片上的面积)和配置效率而言，单芯片架构比两芯片架构更有利。然而，因为即使只有一个芯片操作(例如，当cp操作或ap操作时)也需要管理公共存储设备的整个存储区域，所以在功耗优化方面，单芯片架构比两芯片架构更低效。

技术实现要素：

根据本发明构思的一些示例实施例，提供了一种由至少第一处理器和第二处理器共享的公共存储设备。所述公共存储设备包括：包括多个存储区域的存储单元阵列，所述多个存储区域至少包括分配用于第一处理器的第一存储区域和分配用于第二处理器的第二存储区域；刷新屏蔽信息存储电路，被配置为存储指示是否对所述第一存储区域和第二存储区域中的至少一个执行刷新操作的刷新屏蔽信息；以及刷新电路，被配置为基于刷新屏蔽信息对第一存储区域和第二存储区域选择性地执行刷新操作。

根据本发明构思的其他示例实施例，提供了一种共享存储系统，包括：第一个处理器；第二处理器；以及由第一处理器和第二处理器共享的公共存储设备。所述公共存储设备包括：存储单元阵列，包括分配用于第一处理器的第一存储区域和分配用于第二处理器的第二存储区域；以及刷新电路，被配置为基于刷新屏蔽信息对所述第一存储区域和所述第二存储区域执行选择性刷新操作，所述刷新屏蔽信息指示是否对所述第一存储区域和所述第二存储区域中的至少一个执行刷新。

根据本发明构思的其他示例实施例，提供了一种用于共享存储系统的存储器控制器。所述存储控制器可以被配置为：将存储设备划分成多个存储区域，所述多个存储区域中的每一个被分配给第一处理器和第二处理器中的至少一个；从第一处理器或第二处理器中的一个接收命令指令；使用映射表确定与所接收的命令指令相关联的所述多个存储区域的存储区域；根据所接收的命令指令访问所确定的存储区域；以及将访问结果发送至发出所接收的命令指令的处理器。

附图说明

通过参考附图详细描述本发明构思的各种示例实施例，本发明构思的上述和其它特征和优点将变得更加明显，附图中：

图1是根据本发明构思的一些示例实施例的共享存储系统的示意性框图；

图2是根据本发明构思的至少一个示例实施例的图1所示的共享存储系统的详细框图；

图3是根据本发明构思的一些示例实施例的公共存储设备的框图；

图4a和图4b是用于说明根据本发明构思的一些示例实施例的公共存储设备中的存储区域划分的图；

图5是用于说明根据本发明构思的一些示例实施例的设置存储区域的大小的方法的流程图；

图6a和图6b是用于说明根据本发明构思的一些示例实施例的存储区域和存储器组之间的关系的图；

图7是根据本发明构思的一些示例实施例的操作共享存储系统的方法的流程图；

图8是根据本发明构思的一些示例实施例的电子系统的框图；

图9是根据本发明构思的一些示例实施例的包括图1所示的公共存储设备的电子系统的框图；以及

图10是根据本发明构思的一些示例实施例的包括图1所示的公共存储设备的电子系统的框图。

具体实施方式

图1是根据本发明构思的一些示例实施例的共享存储系统10的示意性框图。图2是根据本发明构思的至少一个示例实施例的在图1中示出的共享存储系统10的详细框图。参考图1和图2，共享存储系统包括至少两个处理器20和30以及由至少两个处理器20和30共享的公共存储器100。尽管图1中为了描述方便起见仅示出了两个处理器20和30，但是共享公共存储器100的处理器的数量可以根据示例实施例而变化。例如，根据其他示例实施例，系统中可能存在多于两个处理器。

至少两个处理器20和30可以在单个片上系统(soc)11中实现，但不限于此。soc11包括第一处理器20、第二处理器30和存储控制器60等。

第一处理器20和第二处理器30可以通过存储控制器60访问公共存储器100。换句话说，存储控制器60可执行公共存储器100与第一处理器20和第二处理器30中的每一个之间的接口连接。第一处理器20和第二处理器30中的每一个可以包括至少一个处理核。

公共存储器100是由第一处理器20和第二处理器30共同使用的主存储器。公共存储器100可以是易失性存储器，例如动态随机存取存储器(dram)、静态随机存取存储器(sram)等等，但不限于此。

第一处理器20和/或第二处理器30可以向存储控制器60发送存储器访问请求，即数据写入请求和/或数据读取请求。第一总线40可以支持第一处理器20和存储控制器60之间的数据传输。第二总线50可以支持第二处理器30和存储控制器60之间的数据传输。第一总线40和第二总线50可以符合高级微控制器总线架构(amba)、高级可扩展接口(axi)规范等，但是本发明构思不限于这些示例。第一总线40和第二总线50可以符合其他互连规范。

另外，例如，第一处理器20可以解调和解码经由无线和/或有线通信接收的信号(例如，下行链路信号)，并且可以通过存储控制器60将解码的数据存储在公共存储器100中，但是不限于此。第一处理器20还可以以期望和或预定格式生成包含解码的数据的分组数据(例如，因特网协议(ip)分组数据)。包括解码的数据的分组数据可以被存储在公共存储器100中。

第一处理器20还可以将要经由无线和/或有线通信发送的数据(例如，上行链路数据)编码和调制成适合于通过无线和/或有线通信发送的无线和/或有线信号。第一处理器20可以被称为连接性处理器(cp)或基带(bb)处理器，但不限于此。在其他示例实施例中，第一处理器20可以是其他类型的处理器，诸如通用处理器、应用处理器、图形处理器、数学处理器、声音处理器、图像处理器等。

第二处理器30可以控制共享存储系统10的总体操作。第二处理器30可以是应用处理器(ap)，但不限于此，诸如cp或bb处理器、通用处理器、图形处理器、数字处理器、声音处理器、图像处理器等。第一处理器20和/或第二处理器30可以被实现为多核处理器。多核处理器是具有两个或更多个独立实际处理器(称为“处理核”或“核”)的单个计算组件。处理器中的每一个可以从诸如公共存储器100的存储器或从高速缓存(未示出)等读取和执行程序指令。

在至少一个示例实施例中，第二处理器30可以读取和处理存储在公共存储器100中的数据，诸如存储在公共存储器100中的下行链路数据，例如由第一处理器20生成的分组数据。换句话说，第一处理器20或第二处理器30可以读取、修改和/或写入(例如，处理)先前写入和/或访问或者将由其他的处理器访问、覆写和/或删除的数据。例如，第二处理器30还可以生成要通过无线(和/或有线)通信发送的数据(例如，分组数据)并将其存储在公共存储器100中。根据本发明构思的至少一个示例实施例，根据(例如，基于)共享存储系统10的操作场景、操作系统(os)和/或计算机程序，第一处理器20和/或第二处理器30可以被禁用、断电和/或进入睡眠模式。

图3是根据本发明构思的一些示例实施例的公共存储设备100a的框图。参考图3，公共存储设备100a可以包括地址缓冲器110、命令译码器120、控制电路130、数据输入/输出(i/o)电路140和存储器核150，但不限于此。公共存储设备100a可以具有可以被划分成多个存储区域的存储单元阵列结构。根据至少一个示例实施例，公共存储设备100a可以具有用于控制存储区域彼此独立地操作的方案，例如，可以将存储区域中的一个或多个分配给第一处理器20、第二处理器30或两个处理器等

根据从控制电路130接收的控制信号，地址缓冲器110可以从存储控制器60接收地址信息add，可以临时存储地址信息add，并且可以将地址信息add发送到存储器核150。命令译码器120可以从存储控制器60接收命令cmd，可以译码命令cmd，并且可以将译码的命令cmd提供给控制电路130。

控制电路130可以根据地址信息add和译码的命令cmd来控制公共存储设备100a的总体操作。控制电路130可以控制多个存储区域彼此独立地操作。换句话说，可以对多个存储区域中的每一个执行单独的地址和命令操作。控制电路130可以包括刷新屏蔽信息存储电路和刷新电路133，但不限于此。刷新屏蔽信息存储电路可以是例如模式寄存器组(mrs)电路131，但不限于此。

mrs电路131可以通过响应于mrs设置命令存储至少一个存储区域的大小信息，而响应于经由命令译码器120从存储控制器60接收的mrs设置命令来设置模式寄存器。响应于从存储控制器60接收的mrs设置命令，mrs电路131还可以存储关于至少一个存储区域的刷新屏蔽信息(例如，自刷新屏蔽信息)。刷新屏蔽信息可以是指示对至少一个存储区域是否执行刷新的信息。

刷新电路133可以根据刷新屏蔽信息来控制对存储区域选择性地执行刷新。刷新电路133可以响应诸如自刷新或自动刷新的刷新命令来执行刷新操作。这里，将描述自刷新作为示例，并且刷新电路133不限于此。

刷新电路133可以基于接收到的自刷新屏蔽信息，对除了至少一个受限存储区域之外的多个存储区域中的一个或多个执行自刷新。例如，可以限制刷新电路133对属于被屏蔽的存储区域的存储体执行自刷新，但是可以对与至少一个未屏蔽的存储区域相关联的一个或多个存储体执行自刷新。此外，可以限制刷新电路133对属于被屏蔽的存储区域的至少一个存储器段执行自刷新，但是可以对属于至少一个未屏蔽的存储区域的至少一个存储器段执行自刷新。

为了控制彼此独立地刷新多个存储区域，刷新电路133可以包括用于各个存储区域中的每一个的独立的刷新电路，但不限于此。在其他示例实施例中，可以由各自控制多个存储区域中的一个或多个存储区域的一个或多个刷新电路来提供对所述多个存储区域的控制。存储器核150可以包括一个或多个存储体150-1至150-n，其中n是至少为1的自然数。

存储体150-1至150-n可以具有基本相同的结构并且可以以相同的方式操作。例如，虽然未示出，但是存储体150-1至150-n可以包括存储单元阵列和将数据写入存储单元阵列并从存储单元阵列读取数据的接口电路(包括例如行译码器、列译码器以及写入驱动器和读出放大器电路等等)。存储体150-1至150-n中的每一个中的存储单元阵列可以包括多个存储块。存储块中的每一个可以是具有期望和/或预定大小的一组存储单元。

存储单元阵列包括字线、位线和存储单元。存储单元中的每一个连接到一条字线和一条位线。存储单元中的每一个可以电存储至少一比特的数据。存储单元可能需要刷新(或刷新操作)来维持其中存储的数据。存储单元可以是dram单元、同步dram(sdram)单元或sram单元，但不限于此。根据其他示例实施例，单元还可以是磁性ram(mram)单元、铁电ram(feram)单元、相变ram(pram)单元、晶闸管ram(tram)单元或电阻ram(rram或reram)单元等。

根据本发明构思的至少一个示例实施例，数据i/o电路140可以基于从控制电路130接收的一个或多个控制信号，将数据dq从存储控制器60发送到存储器核150和/或可以将数据作为数据dq从存储器核150发送到存储控制器60。

存储控制器60可以发送各种类型的命令cmd指令来控制公共存储设备100a的操作，并且可以向公共存储设备100a发送对应于和/或用于指定存储体和将对其执行读取、写入或刷新操作的存储单元的地址信息add。此外，存储控制器60可以将写入数据作为要写入存储器核150的数据dq发送到公共存储设备100a，并且可以从公共存储设备100a接收作为要由第一处理器20和/或第二处理器30处理的数据dq的读取数据。

图4a和图4b是用于说明根据本发明构思的一些示例实施例的公共存储设备中的存储区域划分的图。参考图4a和图4b，公共存储设备100a可以被划分为至少两个存储区域。

参考图4a，公共存储设备100a的存储区域200a(例如，存储器核150的整个存储单元阵列)可以被划分为至少第一至第三存储区域210、220和230，但不限于此。根据至少一个示例实施例，第一存储区域210可以是用于第一处理器20的独立存储区域，并且第二存储区域220可以是用于第二处理器30的独立存储区域。第三存储区域230可以是用于第一处理器20和第二处理器30两者的公共区域，可以是用于第一处理器20和第二处理器30中的一个的额外存储区域(例如，如果处理器20和30中的一个或多个被配置为执行多个操作系统，则一个或多个存储区域可以专用于多个操作系统中的每一个，或者如果处理器20和30中的一个或多个包括多个核，则一个或多个存储区域可以专用于多个核中的每一个，等等)，或者可以分配给除了第一处理器20和第二处理器30之外的至少一个处理器(未示出)。划分的存储区域的数量可以基于处理器的数量而变化，或者可以与系统中包括的处理器数量无关。

参考图4b，根据本发明构思的至少一个示例实施例，公共存储设备100a的存储区域200b被划分成第一存储区域210和第二存储区域220。为了描述方便起见，第一存储区域210可以被称为第一处理器存储区域，并且第二存储区域220可以被称为第二处理器存储区域，但是它们不限于此。

第一存储区域210的大小可以小于第二存储区域220的大小，但不限于此。例如，存储区域的大小可以相等，或者可以不同于其他存储区域(例如，第一存储区域210的大小可以大于第二存储区域220的大小，或者如果存在第三存储区域，则第三存储区域的大小可能最大，等等)。第一存储区域210和第二存储区域220中的每一个的大小可以由主机设置(例如，指定)。主机可以是第一处理器20和/或第二处理器30中的任一个。此外，主机可以是在第一处理器20或第二处理器30上运行的操作系统(os)。

对于第一存储区域210和第二存储区域220中的每一个，独立存储器映射是可能的。例如，第一处理器20中的逻辑地址空间(例如，从0000到ffff)被映射到(和/或对应于)第一存储区域210中的物理地址空间，并且第二处理器30中的逻辑地址空间(例如，从0000到ffff)被映射到(和/或对应于)第二存储区域220中的物理地址空间等。因此，处理器20和30中的每一个可以将相应的存储区域210或220用作单独的存储设备。主机还可以执行一个或多个存储区域的屏蔽，使得不对第一存储区域210和第二存储区域220中的一个执行自刷新操作，但是对其余存储区域执行自刷新操作。

图5是用于说明根据本发明构思的一些示例实施例的设置存储区域的大小的方法的图。虽然在图5中示出了仅设置第一存储区域的大小的方法，但是示例实施例不限于此，并且也可以使用类似的方法来设置诸如第二存储区域的额外存储区域的大小。

可以从多个期望和/或预定大小中选择第一存储区域的大小。例如，可以为第一存储区域设置的多个大小可以是预定的，或者可以根据主机、用户、系统管理员、os、软件应用等的期望的大小进行配置。可以使用由与主机相关联的处理器发送到存储控制器60的mrs设置命令，执行从预定大小中选择一个大小和/或设置期望的大小。然后，存储控制器60可以将mrs设置命令传送到命令译码器120，其然后译码命令并将译码的命令传送到控制电路130中的模式寄存器组(mrs)电路131。mrs设置命令还可以包括关于存储区域和与存储区域相关联的至少一个处理器的标识信息。例如，通过使用mrs设置命令设置模式寄存器的至少一个期望和/或预定比特op[n]，可以将第一存储区域的大小设置为64、128、256或512mb。此外，当设置第一存储区域的大小时，可以自动将第二存储区域的大小确定为排除第一存储区域之外的其余区域的大小，但是示例实施例不限于此，并且第二存储区域和任何额外存储区域的大小可以以与第一存储区域的大小相似的方式设置。

此外，可以使用公共存储设备100a的多个引脚中的至少一个引脚的组合，从存储控制器60向公共存储设备100a执行从预定大小中选择一个大小和/或指示所期望的大小。所述至少一个引脚可以从地址引脚、数据引脚和命令引脚中进行选择，或者可以是除了地址引脚、数据引脚和命令引脚以外的单独引脚。

存储控制器60可以存储映射表，其包括关于与存储区域(例如，第一存储区域210和第二存储区域220)中的每一个相关联的独立存储器映射、存储区域中的每一个的物理地址空间、存储区域中的每一个的大小等的信息。当存储控制器60接收到来自第一处理器20和第二处理器30中的一个的命令时，存储控制器60可以使用映射表，将包含在命令中的逻辑地址空间转换成与一个或多个存储区域相关联的适当的物理地址空间，所述一个或多个存储区域与发出命令的处理器相关联。一旦存储控制器60已经转换了来自处理器中的一个的原始命令，存储控制器60可将转换后的命令发送到命令译码器120。

当设置第一存储区域的大小和第二存储区域的大小时，可以控制第一存储区域和第二存储区域彼此独立地操作。图6a和图6b是用于说明根据本发明构思的一些示例实施例的存储区域和存储体之间的关系的图。

参考图6a，可以将第一存储区域210和第二存储区域220设置为使得多个存储体bank1至bank4中的至少一个存储体(例如，bank1)被分配给和/或属于第一存储区域210、并且其余存储体bank2至bank4被分配给和/或属于第二存储区域220。在图6a所示的示例实施例中，属于第一存储区域210的存储体的数量可以随着已经设置的第一存储区域210的大小而变化。

由于存储体bank1至bank4中的每一个各自包括行译码器、列译码器以及写入驱动器和读出放大器电路，因此属于第一存储区域210的存储体bank1可独立于属于第二存储区域220的存储体bank2至bank4而操作。例如，当第二存储区域220的刷新操作被屏蔽时，可以仅控制属于第一存储区域210的存储体bank1执行刷新操作。

参考图6b，第一存储区域210和第二存储区域220可以被设置为使得存储体bank1至bank4中的每一个中的某个段属于存储区域中的一个，诸如第一存储区域210，并且存储体的其余的段属于不同的存储区域，诸如第二存储区域220。每个段可以包括至少一个存储块。

在图6b所示的示例实施例中，分配给存储体bank1至bank4中的每一个中的第一存储区域210的段的大小(例如，段中的存储块的数目)可以随着已经设置的第一存储区域210的大小而变化。例如，当第二存储区域220的刷新操作被屏蔽时，可以控制仅对属于第一存储区域210的段执行刷新操作。

图7是根据本发明构思的一些示例实施例的操作共享存储系统的方法的流程图。图7所示的方法可以由根据一些示例实施例的图1和图2中所示的共享存储系统10执行，但不限于此。

参考图1、图2和图7，在操作s110中，共享存储系统10通电。根据图7所示的示例实施例，当共享存储系统10通电时，在操作s120中，第二处理器(例如，ap)30设置第一存储区域210和第二存储区域220中的至少一个的大小。

如上所述，第二处理器30可以使用mrs设置命令设置期望的大小和/或可以从多个预定大小中选择一个大小。例如，第二处理器30可以通过存储控制器60将mrs设置命令发送到公共存储设备100。响应于mrs设置命令，公共存储设备100a可以将大小信息存储在模式寄存器中。此外，第二处理器30可以通过存储控制器60使用公共存储设备100a的特定引脚，设置期望的大小和/或从多个预定大小中选择一个大小。

当设置第一存储区域210和第二存储区域220中的每一个的大小时，存储区域(例如，存储体)根据已经设置的大小被划分成第一存储区域210和第二存储区域220。此后，在操作s130中，主机可以根据是否启用第一处理器20和/或第二处理器30，在公共存储器100中设置自刷新屏蔽信息。根据至少一个示例实施例，所接收的自刷新屏蔽信息指示对第一存储区域210和第二存储区域220中的每一个是否执行自刷新。可以在模式寄存器中设置自刷新屏蔽信息。

在操作s140中，公共存储设备100a的刷新电路133不对根据自刷新屏蔽信息被屏蔽的存储区域执行自刷新操作，并且对没有被屏蔽的其余存储区域执行自刷新操作。例如，当第二处理器30被禁用或处于休眠模式等时，可以设置不执行第二存储区域220的自刷新。因此，当第二处理器30被禁用并且仅第一处理器20被启用时，根据主机的控制，仅对公共存储设备100a的整个存储区域中的第一存储区域210执行自刷新。结果，公共存储设备100a的功耗降低。

图8是根据本发明构思的一些示例实施例的电子系统400的框图。参考图8，电子系统400可以实现为个人计算机(pc)、数据服务器、膝上型计算机、便携式设备、智能设备、物联网(iot)设备、可穿戴设备、处理设备等。便携式设备可以是蜂窝电话、智能电话、平板电脑、个人数字助理(pda)、企业数字助理(eda)、数字静态照相机、数字摄像机、便携式多媒体播放器(pmp)、个人导航设备或便携式导航设备(pnd)、手持游戏机、电子书、移动互联网设备(mid)、虚拟现实(vr)设备、增强现实(ar)设备等。

电子系统400可以包括soc11、电源410、存储装置420、公共存储器100、i/o端口404、扩展卡450、网络设备460和显示器470，但不限于此。电子系统400还可以包括相机模块480和其他模块。

soc11可以控制元件100和410到480中的至少一个的操作。根据一些示例实施例，soc11对应于图2所示的soc11。

电源410可以向元件100和420至480中的至少一个提供操作电压。存储装置420可以被实现为硬盘驱动器(hdd)、固态驱动器(ssd)、光驱、和/或其他形式的非易失性存储器。公共存储器100可以被实现为易失性存储器。

i/o端口404接收发送到电子系统400的数据或者将数据从电子系统400发送到外部设备。例如，i/o端口404可以包括用于与输入设备(例如计算机鼠标、麦克风、触摸板等)连接的端口、用于与诸如打印机、投影仪等的输出设备连接的端口、用于诸如通用串行总线(usb)驱动等的有线数据连接的端口。

扩展卡450可以被实现为安全数字(sd)卡、多媒体卡(mmc)等。扩展卡450可以是订户身份模块(sim)卡、通用sim(usim)卡等等

网络设备460使得电子系统400能够与有线或无线网络连接。显示器470显示从存储装置420、公共存储器100、i/o端口404、扩展卡450或网络设备460输出的数据。

相机模块480是能够将光学图像转换为电子图像的模块。因此，从相机模块480输出的电子图像可以存储在存储装置420、公共存储器100或扩展卡450中。从相机模块480输出的电子图像也可以通过显示器470显示。

图9是根据本发明构思的一些示例实施例的包括图1所示的公共存储设备100的电子系统500的框图。电子系统500可以被实现为个人计算机(pc)、平板电脑、网络书、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器、mp4播放器、智能设备、物联网(iot)设备、可穿戴设备、处理设备等。

电子系统500包括主机510、公共存储设备100、控制公共存储设备100的数据处理操作的存储器控制器520、显示器530和输入设备540，但不限于此，并可以包括其他组件。

主机510可以根据通过输入设备540输入的数据，通过显示器530显示存储在存储设备100中的数据。输入设备540可以由诸如触摸板、计算机鼠标、键区、键盘等的输入设备来实现。

主机510可以控制电子系统500的总体操作和存储控制器520的操作。主机510可以包括共享公共存储设备100的两个或更多个处理器，并且存储控制器520可以是图2所示的存储控制器60。

根据一些示例实施例，可以控制存储设备100的操作的存储器控制器520可以被实现为主机510的一部分或作为单独的芯片来实现。

图10是根据本发明构思的一些实例实施例的包括图1所示的公共存储设备100的电子系统600的框图。电子系统600可以被实现为诸如数字照相机的图像处理设备、配备有数字照相机的蜂窝电话、配备有数字照相机的智能电话、vr设备、ar设备等。

电子系统600包括主机610、公共存储设备100和控制公共存储设备100的数据处理操作(诸如写入操作或读取操作)的存储器控制器620。电子系统600进一步包括图像传感器630和显示器640，但不限于此。

包括在电子系统600中的图像传感器630将光学图像转换成数字信号并将数字信号输出到主机610或存储控制器620。数字信号可由主机610控制以通过显示器显示640或通过存储控制器620被存储在公共存储设备100中。

可以根据主机610或存储控制器620的控制，可以通过显示器640显示存储在公共存储设备100中的数据。可以控制公共存储设备100的操作的存储器控制器620可以被实现为主机610的一部分或作为单独的芯片。主机610可以包括共享公共存储设备100的两个或更多个处理器，并且存储控制器620可以是图2中所示的存储器控制器60。

如上所述，根据本发明构思的一些示例实施例，由至少两个处理器共享的存储设备的存储区域被划分为至少两个存储区域，并且根据启用或禁用处理器中的每一个，对于至少一个存储区域不执行刷新操作(即，被屏蔽)，从而降低功耗。

应当理解，本文描述的示例实施例应仅被认为是描述性意义，而不是为了限制的目的。根据示例实施例的每个设备或方法中的特征或方面的描述通常被认为可用于根据示例实施例的其他设备或方法中的其他类似特征或方面。虽然已经具体示出和描述了一些示例实施例，但是本领域普通技术人员将会理解，在不脱离权利要求书的精神和范围的情况下，可以在形式和细节上进行变化。

如本发明构思的领域中传统的，关于功能块、单元和/或模块，在附图中描述和示出各种示例实施例。本领域技术人员将理解，这些块、单元和/或模块通过诸如逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路物理地实现，其可以使用基于半导体的制造技术或其他制造技术来形成。在由微处理器或类似处理设备实现块、单元和/或模块的情况下，它们可以使用软件(例如，微代码)来编程，以执行本文讨论的各种功能，并且可以可选地由固件和/或软件驱动，从而将微处理器或类似的处理设备转换成专用处理器。另外，每个块、单元和/或模块可以由专用硬件来实现，或者实现为执行某些功能的专用硬件和执行其他功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。而且，在不脱离本发明构思的范围的情况下，实施例的每个块、单元和/或模块可以物理地分离成两个或更多个交互和分立的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，实施例的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。